SC-ΔΣ 调制器的开关、比较器、时钟与全系统调试

涵盖章节：§7.8–§7.11，书页 189–199 前后关系：在完成放大器设计后，本节完成 SCMOD2 的其余电路模块——开关、比较器、时钟生成——并揭示一个全集成时出现的实际调试难题及其解决。

---

前后关系

• 上游：SCΔΣ调制器的电容尺寸与放大器设计（§7.4-7.7）提供已验证的放大器
• 下游：高阶SC调制器与多bit量化及高级电路技术（§7.12-7.19）展示更先进的技术
• 交叉：运算放大器设计中的开关电容 CMFB 设计
• 交叉：一阶ΔΣ调制器和二阶ΔΣ调制器MOD2原理中的比较器精度要求

---

原理介绍

§7.8 开关设计

开关类型选择：

开关位置	导通信号范围	推荐类型
近 $V_{DD}$	高电平	PMOS
近 $V_{SS}$	低电平	NMOS
全摆幅	0–$V_{DD}$	传输门（NMOS+PMOS）

传输门尺寸：NMOS $W_n=1\mu$m，PMOS $W_p=4\mu$m（4:1 比例以平衡两端导通电导），最大 $R_{on}=2.3$ k$\Omega$（慢冷角，图 7.36）。

虚地节点开关：放大器输入共模 = 0.5 V → 该点开关可用 NMOS 单独实现（$V_i<0.8$ V 时 PMOS 贡献很小）。

开关电阻对建立的影响（图 7.37）：

$t_{\text{settle}}$ 主要受运放 $g_m$ 限制，开关电阻的影响体现在 $2r\ll 1/g_m$ 的条件。最坏情况 $2.3$ k$\Omega +0.6$ k$\Omega \ll 50$ k$\Omega$，满足要求。

关键设计原则：非线性开关电阻不重要，只要阻值足够低使电路能建立——因为 SC ΔΣ ADC 内部的信号都是采样保持波形，不存在输入连续信号的开关非线性问题。

§7.9 比较器设计

StrongARM 锁存比较器（图 7.38）：

• 复位相（ck=0）：差分对关断，P/Q 节点被拉至 $V_{DD}$，R/S 为低
• 再生相（ck=1）：差分对电流下拉 P/Q，交叉耦合 NMOS(M5-M6) 放大微小差分电压，直至 R/S 一高一低，触发 RS 锁存器

亚稳态分析（图 7.42-7.44）：

交叉耦合反相器对的再生时间常数（图 7.43）：

$${\tau }_{\text{regen}}=\frac{C}{g_m}(7.30)$$

这意味着输入电压每衰减 10×，比较器延迟增加 ${\tau }_{\text{regen}}\cdot \ln 10$。

仿真验证：$t_0=0.24$ ns, ${\tau }_{\text{regen}}=25$ ps（图 7.44）。

单 bit 调制器的比较器宽松要求：

• 失调：不重要，仅导致第二积分器输出直流偏移
• 噪声：通常远小于量化噪声，可忽略
• 迟滞：通常影响可忽略

功耗：0.2 $\mu$W @ 1 MHz。

§7.10 时钟生成

基本非交叠时钟（图 7.45）：交叉耦合 NOR 门确保 ${\varphi }_1$ 先低再 ${\varphi }_2$ 高，反之亦然。

底极板采样（Bottom-Plate Sampling，图 7.46-7.47）：

这是 SC 电路中最关键的时钟技术之一。问题场景：

• M1（输入侧开关）和 M2（接地侧开关）在采样相结束同时关闭
• M1 沟道电荷是信号相关的，若 M1 先关，其电荷注入到 $C_1$ 产生失真

解决方案：

• 引入 1D 时钟（延迟关断）：M2 先关（1D 下降沿），M1 后关
• M2 关断时 $C_1$ 已与信号断开，注入电荷是常量 → 仅 dc 偏移

底极板连接（图 7.47）：

• 电容的底极板（寄生电容更大）接到虚地点或固定电位
• 顶板（寄生小）接信号侧 → 最小化求和节点寄生

专业时钟发生器（图 7.48-7.49）：可调非交叠时间、延迟时间，互补时钟对齐以最大化建立时间。

§7.11 全系统验证与调试

推荐验证策略（增量式集成）：

1. ✅ 行为模型验证（已完成）
2. ✅ 孤立模块验证
3. ✅ 行为调制器中逐个替换晶体管级模块
4. ✅ 短时 DC 和脉冲响应检查
5. ✅ 长时频谱仿真

实际调试问题：

当大部分模块（除时钟和偏置）用晶体管级实现时，频谱出现严重失真（图 7.50）：

• H3 = −56 dBFS（比预期退化 40+ dB）
• 但噪声整形低频段未恶化 → 放大器不是问题源

根因定位：通过逐个晶体管级替换的短时仿真，问题锁定在 C1 电容右侧的开关（节点 XX/YY，图 7.15）。

故障机制（图 7.51a）：当 $u[n]-v[n]$ 差值大时，XX/YY 节点出现大幅负向毛刺，使 ${\varphi }_1$ NMOS 开关（应处于关断）部分开启，导致电荷丢失。

修复：在 XX 和 YY 之间加入 100 fF 电容 → 毛刺降低数百 mV（图 7.51b）→ 频谱复原（图 7.52：SQNR = 116 dB, H3 = −91 dBFS, SQNDR = 89 dB）。

备选方案：使用负电压关断 NMOS 开关（需负压生成电路）。采用 multi-bit 架构也可避免此问题（u-v 差值减小）。

最终性能（图 7.53）：

• 峰值 SQNR = 118 dB @ −5 dBFS 输入
• P = 40 $\mu$W
• BW = 1 kHz, DR $\approx$ 98 dB
• FoM = 172 dB

---

关键洞察

#	洞察
1	底极板采样是 SC 电路抗失真的核心时钟技术：延迟关断接地侧开关将信号相关电荷注入转化为 dc 偏移，以极小代价消除一大失真源
2	StrongARM 比较器亚稳态时间指数增长：${\tau }_{\text{regen}}=C/g_m$ 决定每 10× 输入衰减增加的延迟——这是设计高分辨率比较器的基础
3	增量式验证策略是关键：从行为级→孤立模块→逐个替换→短时仿真→长时仿真，逐层排查问题，而不是全集成后盲目调试
4	开关漏电问题日常被低估：大信号差导致虚地节点负向毛刺触发关断开关的寄生效应对这在低共模电压设计中尤其危险

---

参考文献

1. Montanaro, J., et al. (1996). “A 160-MHz 32-b 0.5-W CMOS RISC microprocessor.” IEEE JSSC, 31, 1703-1714. (StrongARM latch)
2. Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §7.8-§7.11. IEEE Press/Wiley.

相关页面

• SCΔΣ调制器的高层设计与开关电容积分器
• SCΔΣ调制器的电容尺寸与放大器设计
• 高阶SC调制器与多bit量化及高级电路技术
• 运算放大器设计
• Pavan ΔΣ 数据转换器 Ch.7 深度解析
• Rosa Sigma-Delta Converters Practical Design Guide 深度解析

---

📙 Rosa 补充（Ch.3 开关非线性、时钟抖动与失真源）

Rosa《Sigma-Delta Converters》Ch.3 对 SC-ΣΔM 的失真机制和时钟抖动给出了定量分析。

开关导通电阻非线性（§3.4）

Rosa 分析了 MOS 开关 $R_{on}(v)$ 对信号的非线性影响：

• NMOS 开关：$R_{on}\propto 1/(V_{GS}-V_{TH})$，随信号电压变化
• 对采样电容的建立：$\tau (t)=R_{on}(v_{in}(t))\cdot C_s$，导致信号相关的建立误差
• 失真估计：${\text{HD}}_2\approx \frac{V_{in,pk}}{2(V_{DD}-V_{TH})}$
• 缓解：传输门（NMOS+PMOS）可部分补偿，底极板采样消除信号依赖的电荷注入

时钟抖动对 SC-ΣΔM 的影响（§3.6）

Rosa 推导了时钟抖动 ${\sigma }_t$ 对采样误差的定量影响：

• 采样电压误差：$\Delta v\approx 2\pi f_{in}A{\sigma }_t$（$A$ 为信号幅度，$f_{in}$ 为输入频率）
• 带内抖动噪声功率：$\overline{v_{jitter}^2}=\frac{(2\pi f_{in}A{)}^2{\sigma }_t^2}{2\cdot \text{OSR}}$
• 设计要求：对 $f_{in}=1$ MHz，$A=1$ V，${\sigma }_t<1$ ps 以达到 $>90$ dB SNR
• 与 CT-ΣΔM 对比：SC 的抖动敏感性低于 CT，因 SC 的反馈电荷由电容比决定而非脉冲宽度

失真源总览（§3.7）

Rosa 将 SC-ΣΔM 的主要失真源分类：

失真源	机制	影响
非线性运放增益 $A(v)$	增益随输出电压变化	谐波失真，带外噪声折叠
非线性开关电阻 $R_{on}(v)$	MOS 开关导通电阻信号依赖	采样建立误差，HD2/HD3
电容电压系数 $C(v)$	电容随电压变化	系数误差，通常可忽略
电荷注入	信号依赖的沟道电荷	dc 偏移 + 失真（底极板采样可消除）

差异定位：Pavan Ch.7 的开关/比较器/时钟以单一设计案例的调试经验为主；Rosa Ch.3 增加了 开关非线性的定量分析、时钟抖动的统一公式和 失真源分类总览。