此标签下有2条笔记。
ESD系统级设计
ESD系统级设计 概述 Ch.8 将 ESD 保护提升到 系统层面。系统级 ESD 与芯片级（HBM/CDM）的根本区别在于：系统需要在 工作状态 下承受 ESD 事件，且放电能量高 1-2 个数量级。本章重点讨论 片上系统级保护（on-chip system-level protection）的实现方法。 §8.1 系统级ESD标准与规范 芯片级 vs 系统级 ESD 特性芯片级（HBM/CDM）系统级（IEC）标准JEDEC / ESDAIEC 61000-4-2测试条件不供电正常工作供电峰值电流1.33-3.75 A15-30 A上升时间2-10 ns0.7-1 ns脉冲能量低高（10-...
ESD测试模型与系统级模型
ESD测试模型与系统级模型 📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.1 §1.4-1.5，系统介绍 IC 级和系统级 ESD 测试模型的完整参数与波形特征。本页大幅扩展 IC电磁兼容建模技术 中的 ESD 模型内容，增加 VF-TLP、系统级模型（HMM/CBM/CDE）和完整时间常数对比。 前后关系 前置知识： IC电磁兼容建模技术 — HBM/MM/CDM/TLP 基础参数（EMC of ICs 教材视角） ESD基础概念与设计原则 — ESD 物理基础 本书内部链条： ESD基础概念与设计原则 → ESD测试模型（本文）→ ...