标签: PNC

此标签下有2条笔记。

• Hybrid PLL 架构与技术

  Hybrid PLL 架构与技术 Hybrid PLL（HPLL）将 PLL 环路控制拆分为模拟比例（P）路径和数字积分（I）路径（或反之），结合模拟 PLL 的线性相位检测优势与数字 PLL 的面积/可编程性优势。HPLL 解决了纯 BB-DPLL 的非线性 limit cycle 与量化噪声问题，同时避免了模拟 PLL 中大环路滤波电容的面积开销，是先进 CMOS 节点下高性能频率合成的主流架构。基于 10 篇 JSSC/TCAS 论文（2013–2025）提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 传递函数框架、Type I/II 定义 数字CMOS PLL架构与...

  • PLL
  • Hybrid-PLL
  • HPLL
  • dual-path
  • BBPD
  • TDC
  • sub-sampling
  • PNC
  • calibration
  • fast-hopping

• Yang Calibration-Free OPDTPNC PLL 深度解析

  Yang Calibration-Free OPDTPNC PLL 深度解析 Xiaofeng Yang 等人（澳门大学，Rui Paulo Martins 组）提出**开环离散时间相位噪声消除（OPDTPNC）**技术，级联于窄带 Type-II PLL 之后，实现等效相位重对齐（滤波带宽 ≈fref​/4）。采用 PVT tracking bias 使 sampler/corrector 增益同步漂移 → 无需校准，jitter PVT 退化 <9%。 基本信息 属性值标题A Calibration-Free Ring-Oscillator PLL With Gain Trackin...

  • PLL
  • PNC
  • phase-noise-cancellation
  • calibration-free
  • PVT
  • discrete-time
  • ring-oscillator