LDO稳压器设计技术

LDO（Low Dropout Regulator）是串联型线性稳压器，其传递器件（Pass Device）工作在线性区，以 $V_{dropout}=I_{Load}\times R_{on}$ 的低压差实现高功率效率。本页系统覆盖 LDO 从系统级频率/瞬态分析、拓扑选择、性能增强到电路级设计与保护电路的完整设计链，主要来源为 Rincon-Mora 博士论文（1996）。

---

1. LDO 系统架构与规格体系

1.1 基本结构

LDO 由四个核心模块组成：

• Pass Device（传递器件）：串联在 $V_{in}$ 与 $V_{out}$ 之间，PMOS 或 NMOS
• Error Amplifier（误差放大器）：比较反馈电压与参考电压
• Feedback Network：$R_1/R_2$ 分压设定 $V_{out}=V_{ref}(1+R_1/R_2)$
• Reference（参考电压）：带隙基准，决定输出精度和温度稳定性

1.2 核心规格参数

参数	定义	设计约束
$V_{dropout}$	最小 $V_{in}-V_{out}$	$=I_{Load}\times R_{on}$，PMOS 低压差优势
$\eta$ 功率效率	$I_o{V}_o/[(I_o+I_q)V_i]$	$\le V_o/V_i$，$I_q\ll I_o$ 时趋近
$R_{o-reg}$ 负载调整率	$\Delta V_o/\Delta I_o$	$=R_{o-pass}/(1+\beta A_{ol})$
$LineReg$ 线性调整率	$\Delta V_o/\Delta V_i$	受 $V_{ref}$ PSRR 和放大器电源抑制影响
$T{C}_o$ 温度系数	$(1/V_o)(\partial V_o/\partial T)$	$\approx (1/V_{ref})(\Delta V_{TC,ref}/\Delta T)$
PSRR	电源纹波抑制	低频由环路增益决定，高频由 ESR/$R_{o-pass}$ 决定
$\Delta V_{tr}$ 瞬态响应	负载阶跃输出电压变化	与 $C_o$、ESR、闭环带宽、slew-rate 相关

1.3 精度总公式

$$V_{o-min}\le V_o+\Delta V_{LNR}+\Delta V_{LDR}+\Delta V_{TC}+\Delta V_{tr}\le V_{o-max}$$

所有误差项（线性调整率、负载调整率、温度漂移、瞬态过冲）的叠加必须在允许窗口内。

---

2. 频率响应分析：三极点一零点模型

2.1 极零点分布

LDO 控制环路的开环传递函数包含三个极点和一个零点：

$$P_1\approx \frac{1}{2\pi R_{o-pass}{C}_o}\text{（输出极点，负载相关）}$$ $$P_2\approx \frac{1}{2\pi R_{esr}{C}_b}\text{（bypass 极点）}$$ $$P_3\approx \frac{1}{2\pi R_{oa}{C}_{par}}\text{（放大器寄生极点）}$$ $$Z_1\approx \frac{1}{2\pi R_{esr}{C}_o}\text{（ESR 零点）}$$

其中 $R_{o-pass}$ 为 pass device 输出电阻，$C_o$ 为输出电容，$R_{esr}$ 为 ESR，$C_b$ 为 bypass 电容，$R_{oa}$ 为放大器输出电阻，$C_{par}$ 为 pass device 栅极寄生电容。

2.2 负载对稳定性的影响

• 满载：$R_{o-pass}$ 最小 → $P_1$ 频率最高 → UGF 推向寄生极点 $P_3$ → 最坏稳定性
• 轻载：$R_{o-pass}$ 最大 → $P_1$ 频率最低 → 主极点分离好 → 稳定性好但带宽窄
• ESR 零点 $Z_1$：补偿 $P_1$ 或 $P_2$，但 ESR 范围受限于稳定性和瞬态需求

vs Martin §7.4：Martin 提到三个极点但未给出完整表达式。Rincon-Mora 系统化推导了 $P_1$-$P_3$ 和 $Z_1$ 的显式公式，并分析了负载全范围内的稳定性包络。

2.3 开环增益

$$A_v=g_{ma}\cdot R_{oa}\cdot g_{mp}\cdot Z_{out}(s)$$

其中 $g_{ma}$ 为放大器跨导，$g_{mp}$ 为 pass device 跨导，$Z_{out}(s)$ 为输出阻抗。

---

3. 瞬态响应完整分析

3.1 负载阶跃响应模型

满载阶跃（$0\to I_{Load-max}$）是最坏情况，输出电压经历三个阶段：

阶段 1 — Slew-rate 限制期：

$$\Delta t_1\approx \frac{1}{B{W}_{cl}}+t_{sr}=\frac{1}{B{W}_{cl}}+\frac{C_{par}\cdot \Delta V}{I_{sr}}$$

放大器输出被 slew-rate 限制，pass device 栅极电容 $C_{par}$ 只能以 $I_{sr}$ 充电。

阶段 2 — 闭环响应期： 环路恢复控制，输出电压回到稳态值附近。

阶段 3 — 过冲峰值：

$$\Delta V_3\approx \frac{I_{Load-max}}{(C_o+C_b)\cdot B{W}_{cl}}+\Delta V_{esr}$$

3.2 瞬态输出电压变化（最坏情况）

$$\Delta V_{tr}\approx \frac{I_{Load-max}}{C_o+C_b}\Delta t+\Delta V_{esr}$$

其中 $\Delta V_{esr}=I_{Load-max}\times R_{esr}$。

3.3 关键设计折衷

折衷对	关系
$I_q$ vs Slew-rate	高 $I_q$ → 高 $I_{sr}$ → 快 $\Delta t_1$ 但静态功耗大
$C_{par}$ vs $R_{on}$	大 pass device → 低 $R_{on}$ 但高 $C_{par}$ → slew-rate 恶化
$C_o$ vs 瞬态/稳定性	大 $C_o$ → 小 $\Delta V_{tr}$ 但可能影响 $P_1$ 位置
ESR vs 稳定性/瞬态	高 ESR → $Z_1$ 低频补偿好 → 但 $\Delta V_{esr}$ 大

vs Martin §7.4：Martin 仅定性描述瞬态响应。Rincon-Mora 给出了 $\Delta t_1$ 和 $\Delta V_3$ 的显式公式，揭示了 slew-rate 限制与 $C_{par}$/$I_{sr}$ 的定量关系。

---

4. 高频 PSRR

低频 PSRR 由环路增益决定，但高频时 $A_v(s)\to 1$：

$$PSR{R}_{HF}\approx \frac{R_{esr}}{R_{o-pass}+R_{esr}}\cdot A_v(s)$$

高频 PSRR 退化到 ESR 与 $R_{o-pass}$ 的分压比。设计含义：

• 低 $R_{o-pass}$（大 pass device）→ 高频 PSRR 差
• 需要在 dropout 和 PSRR 之间折衷

---

5. 四种主流拓扑

5.1 CMOS 拓扑

• 单级 class AB 误差放大器 + PMOS pass device
• $0\le V_{sg}\le V_{in}$，输入电压受限于 $V_{ref}+V_{sg}+V_{sd}$
• 简单，适合标准 CMOS 工艺
• 局限：$V_{in}$ 下限受 $V_{sg}$ 和 $V_{sd-sat}$ 约束

5.2 Buffered 架构

• 增益级 + buffer 级 + pass device
• Buffer 隔离高 $R_{oa}$ 与大 $C_{par}$ → 改善 slew-rate 和稳定性
• 代价：额外极点 + 额外功耗

5.3 All-in-one 方法

• 将增益、缓冲、pass 功能集成在少量器件中
• 减少极点数量 → 简化补偿
• 设计复杂度高，灵活性受限

5.4 Mixed-mode 拓扑

• 数字反相器辅助 + 模拟控制环路
• 利用数字电路的速度和效率辅助模拟环路
• Multi-pass device 架构实现宽范围调节

Rincon-Mora 的定性评估表（Table 3.1）从 gain、poles、power、complexity 四维度对比四种拓扑。

---

6. 性能增强技术

6.1 电流效率（Current Efficiency）

问题：传统 LDO 的 $I_q$ 固定，轻载时效率低，重载时 slew-rate 不足。

解决方案 — Slew-rate dependent boost：

• 检测负载变化 → 瞬间提升 bias 电流 → 加速 slew-rate → 稳定后恢复低 $I_q$

Current Efficient Buffer（Rincon-Mora 核心创新）：

• Buffer 的偏置电流 $I_q$ 随负载电流自适应变化
• 轻载：低 $I_q$ → 低功耗
• 重载：高 $I_q$ → 高 slew-rate → 快瞬态响应
• 实现：load-dependent biasing 电路检测 $I_{Load}$ 并调节 buffer 偏置

6.2 电流提升（Current Boosting）

Composite Pass Device：

• Bipolar + MOS 组合实现高 $I_{out}$ + 低 $V_{dropout}$
• Bipolar 提供高电流驱动能力
• MOS 提供低压差（线性区 $R_{on}$）

Bulk Effect 降低 $V_{th}$：

• 利用 bulk-source 电压 $V_{BS}$ 降低 PMOS pass device 的 $V_{th}$
• $V_{th}=V_{th0}+\gamma (\sqrt{2{\varphi }_F+V_{SB}}-\sqrt{2{\varphi }_F})$
• 将 bulk 连接到最高电位 → $V_{SB}=0$ → $V_{th}$ 最低 → dropout 最小

6.3 负载调整率增强（Load Regulation Enhancement）

Pole/Zero Pair 生成：

• 在环路中引入额外零极点对 $(p_z,z_z)$
• 零点提升低频增益 → 改善负载调整率
• 极点紧随零点 → 不牺牲相位裕度

Parallel Amplifier：

• 并联辅助放大器提升特定频段的环路增益

Frequency Shaping Amplifier：

• 放大器频率响应塑形，使环路增益在关键频段最大化

---

7. Pass Device 设计

7.1 PMOS vs NMOS

特性	PMOS Pass	NMOS Pass
Dropout	$I_{Load}\times R_{ds-on}$（低）	$V_{gs}-V_{th}$（需 charge pump）
驱动需求	栅极拉低到 GND	栅极需高于 $V_{out}+V_{th}$
$C_{par}$	较大（大尺寸 PMOS）	较小
适用场景	低压差、低电压	高 PSRR、大电流

7.2 Composite Pass Device

Rincon-Mora 的 composite 结构（Ch.6 §6.1）：

• PMOS + Bipolar 组合
• 低压差时 bipolar 辅助电流驱动
• 解决了 dropout 处 PMOS 电流检测困难的问题

7.3 尺寸优化矛盾

• 大 W/L → 低 $R_{on}$ → 低 dropout ✓
• 大 W/L → 高 $C_{par}=C_{gs}+C_{gd}$ → slew-rate 差、稳定性差 ✗
• 最优尺寸需在 dropout 和瞬态响应之间折衷

---

8. 误差放大器设计

8.1 两级结构

Rincon-Mora 采用 buffer + gain stage 的两级误差放大器：

• Gain Stage：提供高开环增益，决定 DC 精度和低频 PSRR
• Buffer Stage：隔离 gain stage 的高输出阻抗与 pass device 的大 $C_{par}$
  • Current efficient buffer 实现 load-dependent biasing

8.2 Buffer 的作用

没有 buffer 时：$P_3=1/(2\pi R_{oa}{C}_{par})$ 频率很低 → 稳定性差。 加入 buffer 后：$R_{oa}$ 降低 → $P_3$ 推向高频 → 相位裕度改善。

---

9. 保护电路

9.1 Overload Current Protection（过流保护）

• Foldback：过流时降低输出电压 → 限制电流进一步增大
• 优势：短路时功耗降低，保护 pass device

9.2 Thermal Shutdown（热关断）

• 温度传感器检测结温 → 超过阈值关断 pass device
• 迟滞设计防止反复开关振荡

9.3 Reverse Battery Protection（反接保护）

• 汽车应用场景必需
• 串联二极管或 MOS 开关阻断反向电流

---

10. 实验验证

10.1 工艺与芯片

• 工艺：MOSIS 2 μm n-well CMOS with p-base layer
• 目标规格：$V_{in}\ge 1.2$ V, $I_q\le 65$ μA, $I_{out}\ge 50$ mA, $V_{dropout}\le 0.3$ V

10.2 测试结果

• Control loop 和 Reference 分别测试验证
• 达到所有设计目标：$V_{dropout}\le 0.3$ V, $I_q\le 65$ μA
• 验证了 current efficient buffer、composite pass device 等核心创新

---

跨来源对比

维度	Martin §7.4	Sansen §16	本页（Rincon-Mora）
频率模型	定性三极点	简要	完整 $P_1$-$P_3$/$Z_1$ 显式公式
瞬态分析	定性	不涉及	$\Delta t_1$/$\Delta V_3$ 显式公式 + slew-rate 模型
拓扑分类	不涉及	不涉及	4 种拓扑 + 定性评估表
性能增强	不涉及	不涉及	current efficiency/boosting/load reg
Pass device	PMOS 简述	不涉及	composite + bulk effect + 尺寸折衷
保护电路	不涉及	不涉及	foldback/reverse/thermal
芯片验证	不涉及	不涉及	MOSIS 2μm CMOS 完整验证

---

Ivanov 补充——Multiloop Any-Load Stable LDO（2009）

Ivanov (2009) 将结构设计方法论应用于 LDO 设计，提出与传统单环路架构根本不同的 multiloop nested 范式。以下仅列出核心差异，详细电路分析见 结构设计方法论与多环路LDO。

Any-Load Stability：每个反馈环路仅使用单级（单极点）放大器 → 开环传递函数单极点 → 相位永远不超 -180° → 任何负载电容下无条件稳定。无需外部 $C_L$/ESR，仅 on-chip 电容即可工作。

Stage Nesting（增益嵌套）：通过在已稳定放大器中嵌套新环路提升增益（而非级联增益级），彻底消除补偿电容需求。例如 M4-M5 嵌套环路提升输出阻抗，M14-R6 嵌套提升 pull-down 能力。

Step Response Boosting：新增 M8-M10/M11-M9-M5 瞬态加速环路。负载突增时，$V_{out}$ 下降 → M8 关断 → $I_6$ 全部驱动 M9 → $I_4$ 激增 → 快速充电 pass device 栅极。反应时间 4-5 ns（vs 传统 μs 级）。

Class AB 变增益：M12-R4-R5 实现小信号低增益（稳定）、大信号高增益（快速），$I_q=40$-50 μA 下仍保持 ns 级响应。

噪声曲线塑形：通过器件参数选择实现三频段噪声控制——低频由差分放大器 flicker noise 主导，中频由 M4 源阻抗 $1/g_{m4}$ 主导，高频由 $C_L$ 滤波。

FOM = 0.003（TI 65 nm CMOS，$I_q=80$ μA，$I_{Lmax}=50$ mA），10x 优于已发表最佳（Hazucha 0.032）。

差异定位：Rincon-Mora 代表传统单环路 + 补偿范式（条件稳定，需外部 $C_L$）；Ivanov 代表 multiloop nested 范式（无条件稳定，无需外部 $C_L$）。两者互补：Rincon-Mora 适合分立 LDO，Ivanov 适合 SoC 嵌入多 LDO 场景。

关联页：Ivanov Any-Load Stable LDO Design 深度解析 | 结构设计方法论与多环路LDO

---

Hu 补充——LDO vs HDO 拓扑与 Capacitor-Free LDO（2011）

Hu/Ismail (2011) 从电源供给视角系统分析了线性稳压器拓扑选择，提出与 Rincon-Mora 互补的 capacitor-free LDO 设计方法。以下仅列出核心增量，详细分析见 电容无LDO与开关变换器轻载效率。

LDO vs HDO 四维对比：PMOS common-source LDO 在效率（$V_{DO}\approx V_{ov}<200$ mV）和简单性上占优；NMOS common-drain HDO 在稳定性（$1/(g_m+g_{mb})$ 低输出阻抗）、面积（${\mu }_n\approx 3{\mu }_p$）、PSR（cascode 屏蔽）、瞬态响应上占优。NMOS LDO 需 charge pump / floating capacitor 提升栅压 → 噪声 + 复杂度 + 可靠性风险。

Capacitor-free LDO：消除外部 $C_L$ 实现全片上集成。Hu 提出 input current-differencing（差分输入电流结构降低有效栅极驱动阻抗）+ excessive gain reduction（有意降增益换稳定性）。ON Semi C5 工艺流片验证，sleep-mode ready 设计兼容低 $I_Q$ sleep mode 运行。

差异定位：Rincon-Mora 聚焦补偿拓扑（三极点一零点/四种拓扑），Ivanov 聚焦 multiloop 架构（any-load stable），Hu 聚焦全片上集成（capacitor-free + sleep-mode ready）和拓扑选择（LDO vs HDO）。三者互补：Rincon-Mora 系统化频率设计，Ivanov 解决稳定性根本问题，Hu 解决外部元件和系统集成问题。

关联页：Hu CMOS High Efficiency On-chip Power Management 深度解析 | 电容无LDO与开关变换器轻载效率 | 系统级电源管理与睡眠模式效率

---

双向链接

本文链接到

• 偏置电路与电流基准 — LDO 基础覆盖（Martin/Sansen）
• 低压曲率校正带隙基准 — LDO 参考电压设计
• 结构设计方法论与多环路LDO — Multiloop any-load stable LDO
• 电容无LDO与开关变换器轻载效率 — Capacitor-free LDO / DC-DC
• 系统级电源管理与睡眠模式效率 — 系统级电源管理

链接到本页

• Rincon-Mora Current Efficient Low Voltage LDO Regulators 深度解析 — 来源页
• Ivanov Any-Load Stable LDO Design 深度解析 — Ivanov LDO 来源页
• Hu CMOS High Efficiency On-chip Power Management 深度解析 — Hu 来源页

相关实体

• Gabriel Rincon-Mora — 作者
• Phillip E. Allen — 指导教授
• Vadim V. Ivanov — Ivanov LDO 作者
• John Hu — Hu LDO/DC-DC 作者
• Mohammed Ismail — Hu 合著者/指导教授