子区式 ADC 与循环 ADC

概述

EE247 Lecture 21 介绍了介于 Flash 和 Pipeline 之间的两种 ADC 架构：子区式（Subranging）/两步式 ADC 和算法（Algorithmic）/循环（Cyclic）ADC。它们通过时间换面积的方式在速度和复杂度之间取得折衷。

子区式/两步式 ADC

基本原理

第一步（粗量化）：B1 位 Flash ADC 快速得到高有效位
中间处理：DAC 将量化结果转回模拟 → 减法器得到余量 → 放大器放大
第二步（细量化）：B2 位 Flash ADC 量化放大后的余量
总分辨率：B = B1 + B2
比较器总数：2^B1 + 2^B2 << 2^(B1+B2)

余量计算

$V_{res} = G \cdot (V_{in} - V_{D A C})$
G 通常为 2^B1（使余量覆盖满摆幅范围）
余量放大器的精度直接决定整体 ADC 线性度

1.5-bit/级结构

比较器阈值设在 ±V_ref/4（而非 V_ref/2）
输出 3 个数字码（00, 01, 10）
过范围（Over-range）：允许 ±V_ref/4 的比较器失调！
冗余编码：为后续 Pipeline 的数字校正打下基础

算法/循环 ADC

基本结构

单个余量级循环使用
每周期完成一次：采样 → 比较 → 乘 2 → 减/加参考值
每位需要一个时钟周期 → B 位需要 B 个周期

操作流程

S/H 采样输入 V_in
比较器与 0 比较 → 输出当前位（最高有效位开始）
若 V > 0 → V_next = 2V - V_ref；若 V < 0 → V_next = 2V + V_ref
V_next 回到 S/H → 重复步骤 2-4

特点

面积最小：仅需一个高精度余量级
速度最慢：B 个周期完成一次转换
精度受限于余量级电路的精度（运放增益、电容匹配）
适用于多路复用场景（每个通道一个 S/H）

双向链接

📘 Baker 3e 补充（Ch.29 子区式/算法 ADC 架构 + Ch.30 实现细节）

Baker 对子区式/算法 ADC 的覆盖与 EE247 互补：EE247 侧重工作原理和数学分析，Baker 侧重架构比较和实现级细节。

1. 子区式（两步式）ADC 的系统级分析（Ch.29）

Baker 给出了两步式 ADC 的完整行为级仿真模型：

粗/细量化的位数分配优化：总比较器数 $2^{B 1} + 2^{B 2}$ 的最优分配——通常 $B 1 = B 2$ （降低 90%+ 比较器数）
余量放大器的增益精度：增益误差 $ϵ$ 必须小于 $1/ 2^{B 2 + 1}$ 以避免丢码
数字校正：使用冗余位（1.5-bit/级）允许比较器失调达到 ±V_ref/4

2. 算法（循环）ADC 的 MDAC 实现（Ch.30）

Baker 提供了算法 ADC 中关键模块的电路级实现：

MDAC（乘 DAC）：开关电容实现 $V_{o u t} = 2 V_{in} \pm V_{REF}$ ，电容匹配决定精度
2× 增益级的精确实现：SC 电路的 $C_{s} / C_{I} = 2$ 实现精确 2× 放大
比较器复用：一个比较器在所有循环中共享

3. Baker vs EE247 对比

维度	Baker Ch.29-30	EE247 Lecture 21
子区式 ADC	位数分配优化、行为级仿真	基本工作原理、1.5-bit/级
算法 ADC	MDAC 电路实现、版图	操作流程、基本结构
比较器	共享/复用的电路设计	—
SPICE 验证	完整 MDAC 仿真	—
版图	电容阵列布局	—

Baker 的子区式/算法 ADC vs EE247：EE247 提供子区式/算法 ADC 的清晰工作原理和 1.5-bit/级结构；Baker 则补充了 MDAC 的实现级细节（SC 电路实现、电容匹配、比较器复用）和行为级仿真，是 EE247 架构级分析到实际流片之间的必要桥梁。

关联页：Baker CMOS 电路设计版图与仿真深度解析 §29, §30

📘 Martin 补充（Ch.17 Nyquist-Rate ADC——两步式/插值/折叠/时间交织）

Martin Ch.17 从 Nyquist ADC 系统视角覆盖子区式 ADC、插值/折叠 ADC 和时间交织（TI）ADC，与 EE247（偏重两步式基本工作原理）和 Baker（偏重 MDAC 实现级）互补。

1. 两步式/子区式 ADC 系统分析

Martin 提供了两步式 ADC 的完整设计方法论：

位数分配优化：给定总分辨率 $B = B_{1} + B_{2}$ ，最小化总比较器数 $2^{B_{1}} + 2^{B_{2}}$ ，最优在 $B_{1} \approx B_{2}$
余量放大器精度：增益误差 $ϵ < 1/ 2^{B_{2} + 1}$ 避免丢码—— $A_{0} > 2^{B_{2} + 1}$
过范围与数字校正：1.5-bit/级结构的详细误差容忍分析

2. 插值与折叠 ADC

Martin 比 EE247 更深入地分析插值与折叠技术：

插值因子选择： $\times 2$ 、 $\times 4$ 插值的预放大器数量节省
折叠效应：折叠后信号频率乘以折叠因子 $F$ ——对后级带宽要求提升
折叠+插值联合优化：最大化比较器数量节省

3. 时间交织（TI）ADC

Martin 覆盖了 EE247 未详细讨论的时间交织 ADC——这是 Ch.17 的独特贡献：

原理： $M$ 个 ADC 子通道轮流采样 → 速度提升 $M$ 倍
失配问题：通道间失调失配（输出固定模式噪声）、增益失配（调制）、采样时刻偏斜（非线性失真）
校准技术：数字域后台校准通道失配

Martin 的独特价值：Ch.17 提供子区式 ADC 的完整设计方法论（含位数分配优化、余量放大器精度要求）和时间交织 ADC 覆盖——后者是 EE247/Baker 均未涉及的独特内容。

关联页：Martin Analog Integrated Circuit Design 深度解析 §17

KnowledgeWiki

探索

子区式ADC与循环ADC

关系图谱