此标签下有3条笔记。
Banerjee PLL附加主题
Banerjee PLL附加主题 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 32-35 章提炼，涵盖 PLL 系统中的锁定检测、阻抗匹配、晶振/VCO 设计以及其他工程实践问题。 前后关系 前置知识： Banerjee PLL基础与系统概述 — PLL 基本操作 振荡器设计与相位噪声 — VCO 和晶振的相位噪声基础 本书内部链条： Ch.32-35（本文）= 全书的工程实务补充，将前 31 章的理论落实到 PCB 级设计 ← Ch.11 (杂散) + Ch.14-15 (相位噪声) 的工程实现考虑 Ch.3...
Class-D PCB布局与热设计
本章详细介绍Class-D放大器的PCB布局和热设计。精心的PCB布局对Class-D实现高性能至关重要——再优秀的原理图设计，没有良好的布局也难以发挥效果。 16.1 不良布局的后果 不良PCB布局可导致： EMI发射和敏感性 开关波形振铃和过冲 过大电压降 串扰 热问题 THD和噪声增加 16.2 PCB布局规划 16.2.1 元件放置三要素 信号流向：从输入到输出的逻辑路径 噪声耦合：隔离噪声源和敏感电路 热考虑：散热路径规划 16.2.2 功能模块分组 音频输入电路 PWM控制电路 栅极驱动级 开关功率级 辅助电路 故障处理电路 电压调节器（DCDC + LDO） 16.2.3 就近...
Class-D多通道设计
多通道Class-D放大器设计引入了一整套新的设计挑战，核心问题是通道间串扰（crosstalk）。串扰可通过电源线、寄生电容、电磁感应、电感漏磁场、共阻抗耦合等多种路径传播。设计阶段预防串扰远比事后修复经济有效。 19.1 通道间串扰概述 串扰分类：直接串扰（如开关噪声直接耦合）和间接串扰（如电源轨纹波影响）。 六大串扰耦合机制： 编号耦合类型传播媒介1电源感应串扰共享电源轨2容性耦合寄生/离散电容3电磁耦合PCB走线电流4电感漏磁场铁氧体电感气隙5共阻抗耦合（I×R）共享走线/地6多栅极元件内串扰共享IC封装 19.2 电源感应串扰 19.2.1 机制 当多个通道共享同一正/负DC电源轨...