IC电磁兼容基础与耦合机制

📚 EMC of ICs 补充:本概念页基于 Electromagnetic Compatibility of Integrated Circuits(Springer, 2006)Ch.1,系统介绍 IC 级 EMC 的基本概念框架。与 Class-D EMI抑制技术 侧重系统级 EMI 不同,本页聚焦 IC 内部与封装级的耦合机制。


1. IC EMC 问题分类

IC 级 EMC 问题分为两大类:

类型定义典型问题
片内 EMC(Intra-chip)同一芯片上电路间的干扰串扰(Crosstalk)、同时开关噪声(SSN)
外部耦合 EMC(Externally-coupled)IC 与外部电路/器件间的干扰传导耦合、电场/磁场/辐射耦合

2. 片内耦合机制

2.1 串扰(Crosstalk)

串扰定义为受害电路上出现的非期望电压与源电路信号电压之比:

三种基本耦合机制:

耦合类型条件remedies
公共阻抗耦合低频、低阻抗隔离电流路径、降低公共路径阻抗
电场耦合(容性)高频、高阻抗分离电路、接地屏蔽导体、降低信号电压
磁场耦合(感性)高频电流环路最小化信号环路面积
  • 公共阻抗耦合:两个电路共享同一导体(如地线金属化),耦合电压正比于共享阻抗与源电流的乘积
  • 电场耦合:电场线从一个电路的导体终止于另一电路的导体,等效为寄生电容 ,感应电流
  • 磁场耦合:时变电流产生的磁通穿透第二电路的环路面积,感应电压

2.2 同时开关噪声(SSN)

SSN(Simultaneous Switching Noise),又称 ground bounce / power bounce / ΔI 噪声,是最著名的 IC 级 EMC 问题。

物理机制:

  • 多个电路共享同一电源分配总线
  • 当电路切换时,从电源总线汲取瞬态电流
  • 电流通过电源路径电阻 产生压降
  • 电压波动:

缓解措施:

  • 片上去耦电容:连接在 和 之间,为瞬态切换电流提供本地电荷源
  • 去耦电容在峰值电流需求通过后由电源总线缓慢充电恢复
  • 低阻抗电源分配设计

3. 外部耦合机制

3.1 传导耦合

  • 通过封装引脚/引线传导噪声
  • 高频 I/O 与低频 I/O 之间的串扰
  • SSN 导致所有参考同一电源总线的引脚出现高频电压波动

3.2 电场耦合

  • IC 表面电压与外部导体(散热器、电缆)之间的耦合
  • 大型散热器在低至数百 MHz 频率可成为有效天线
  • 解决方案:降低 IC-PCB 连接电感、设计封装促进散热器-PCB 有效键合

3.3 磁场耦合

  • 封装内高频电流环路的磁通与外部电路互感
  • 最小化方法:保持电源和信号环路面积尽可能小

3.4 辐射场耦合

  • 电磁能量传播距离大于几个波长(远场)
  • IC 封装尺寸远小于波长,在 <10 GHz 不是有效辐射体
  • 关键认识:多数”IC 辐射”实际是 IC 耦合到外部天线结构(PCB 走线、散热器、电缆)后再辐射

4. 基本 EMC 测量方法概述

4.1 发射测量

方法标准原理优缺点
TEM cellIEC 61967-2IC 置于扩展传输线内,测量 TEM 波功率简单/类似实际安装,但不直接测量引脚电流
1Ω/150Ω 传导IEC 61967-4引脚串联小电阻测量压降直接测量传导噪声,但多引脚 IC 实施困难
近场磁扫描—小磁探头扫描 IC 表面不改变电流/无需专用 PCB,但设备昂贵且定量困难

4.2 抗扰度测量

方法原理适用场景
BCI(大电流注入)通过磁场耦合噪声电流到引脚差分输入共模噪声抑制测试
DPI(直接功率注入)通过电场耦合噪声电压到引脚高阻抗输入引脚测试
WBFC(工作台法拉第笼)IC 置于金属 enclosure 中暴露于强场全场耦合测试

5. IC EMC 建模概述

模型标准用途
IBISANSI/EIA-656-AI/O 缓冲信号完整性描述(非 EMC 专用)
ICEMIEC 62014-3寄生电磁发射预测(1 MHz–1 GHz)
  • IBIS 提供信号完整性分析所需信息,但缺少 EMC 关键参数
  • ICEM 在 IBIS 基础上增加 EMC 核心模型,使系统设计师能仿真寄生发射和 RF 抗扰度

→ 详见 IC电磁兼容建模技术


相关页面