SOI ESD设计

📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.9，系统介绍 SOI（Silicon-on-Insulator）工艺中的 ESD 设计——BOX 膜影响、T 形版图体接触 MOSFET、SOI 横向二极管（多种结构）、SOI BR 元素、动态阈值 SOI MOSFET、SOI 双栅 MOSFET、Bulk→SOI ESD 重映射、SOI FinFET 结构。

---

前后关系

前置知识：

• MOSFET ESD设计 — 体硅 MOSFET ESD
• ESD二极管设计 — 二极管 ESD 设计
• CMOS工艺与器件 — CMOS 工艺

---

1. SOI ESD 设计概念

1.1 BOX 膜影响

SOI 的 Buried Oxide（BOX）层对 ESD 的影响：

• 热隔离：BOX 热导率低（SiO₂ ~0.014 W/cm·K vs Si ~1.5 W/cm·K）→ 热量难以通过衬底散出
• 浮体效应：硅膜与衬底之间被 BOX 隔离 → 体端浮动
• 自加热效应：ESD 电流产生的热量集中在硅膜中 → 温度更高
• 设计影响：SOI ESD 器件需要特殊的散热和体接触设计

1.2 Bulk vs SOI ESD 对比

特性	Bulk CMOS	SOI
衬底热导	高（Si）	低（BOX 隔离）
体接触	直接衬底接触	需要特殊体接触结构
闩锁	可能发生	天然免疫
寄生 BJT	存在	抑制
ESD 电流路径	通过衬底	限制在硅膜中
自加热	低	高

---

2. T 形版图体接触 MOSFET

2.1 结构

T 形版图将体接触直接连接到硅膜：

    Gate
    ════
    │  │
  ──┘  └──
  Body     Body
  Contact  Contact
    T 形版图

• 体接触从硅膜顶部接触
• 缩短体电流路径
• 抑制浮体效应

2.2 设计优势

• 消除浮体效应导致的寄生 BJT 触发
• 改善 ESD 电流均匀性
• 与标准 SOI 工艺兼容

---

3. SOI 横向二极管

3.1 多种结构

SOI 中的横向二极管利用硅膜中的横向 pn 结：

结构	阳极	阴极	特点
P+/N-/N+	P+ 硅膜端	N+ 硅膜端	基本横向二极管
P+/N-/P-/N+	P+ 端	N+ 端	增加 P- 区改善击穿
多段串联	多段 P+/N-	多段 N+/P-	提高钳位电压

3.2 设计考虑

• 硅膜厚度限制二极管尺寸
• BOX 层影响热分布
• 需要充分的体接触

---

4. SOI 特殊器件

4.1 SOI BR 元素

利用 SOI 工艺实现埋层电阻功能：

• 在 BOX 上形成电阻结构
• 改善热分布
• 适用于 ESD 镇流

4.2 动态阈值 SOI MOSFET

• 体端电压随信号动态变化
• 增强 ESD 器件的导通能力
• 利用 SOI 浮体特性

4.3 SOI 双栅 MOSFET

• 双栅控制改善短沟道效应
• 增强 ESD 电流控制
• 适用于先进 SOI 工艺

---

5. Bulk→SOI ESD 重映射

5.1 概念

将体硅 ESD 设计方案映射到 SOI 工艺：

体硅方案	SOI 等效	修改要点
二极管到衬底	横向二极管	利用硅膜
栅接地 NMOS	T 形版图 MOSFET	增加体接触
SCR	受限（无寄生 SCR）	天然免疫闩锁
电源钳位	修改触发阈值	考虑自加热

5.2 Al/Cu 互连 SOI ESD

• 互连材料影响 ESD 电流分布
• Al 互连：较低熔点 → 更严格的电流密度限制
• Cu 互连：较高电流承载能力

---

6. SOI FinFET 结构

6.1 FinFET ESD 特点

• 3D 结构 → 电流路径复杂
• 鳍片宽度极窄（~5-10nm）→ 电流密度极高
• 多鳍片并联 → 需要均匀电流分布
• 体接触通过底部实现

6.2 设计挑战

• 鳍片熔断是主要失效模式
• 需要增加鳍片数量提高 ESD 鲁棒性
• 自加热效应更严重

---

参考文献

1. S. H. Voldman, ESD: Circuits and Devices, 2nd ed., Wiley, 2015, Ch.9.

---

相关页面

• MOSFET ESD设计 — 体硅 MOSFET ESD
• ESD二极管设计 — 二极管 ESD 设计
• CMOS工艺与器件 — CMOS 工艺基础
• ESD芯片设计综合与架构 — 芯片级设计
• ESD Circuits and Devices 深度解析 — 来源页