增量型ΔΣ转换器

将 ΔΣ 的噪声整形能力与 Nyquist 转换器的逐样本独立操作结合起来——通过周期性复位实现。IADC 是多路复用高精度 ADC 场景的最优选择。

---

前后关系

上下文：§1.8 从传统 ΔΣ 调制器的”无限记忆”特性出发，指出其不适合多路复用场景，并引入增量型 ADC。

后续章节：

• Ch.12（Pavan ΔΣ 数据转换器 Ch.12 深度解析）完整覆盖 IADC 的理论、设计、变形（单级、多级、扩展计数 ADC）；已创建以下 5 个概念笔记：
  • IADC原理与动机（§12.1 IADC 需求与背景）
  • 单级IADC时域分析与设计流程（§12.2 三阶 IADC 时域/z 域分析）
  • IADC数字滤波器优化与噪声联合优化（§12.3 热噪声与量化噪声联合优化）
  • 多级IADC与扩展计数ADC（§12.4 MASH/扩展计数/两步式架构）
  • IADC设计实例22-bit单比特与两步式（§12.5 22-bit 与两步式设计实例）
• Ch.5（MASH级联ΔΣ调制器原理、噪声耦合ΔΣ架构）的多级和噪声耦合思路与 IADC 的级联思想相通

---

原理介绍

传统 ΔΣ 调制器的问题

• 数字后滤波器（如 Sinc 滤波器）的脉冲响应极长
• 调制器+后滤波器有显著记忆
• 通道切换后等待很长时间才能获得有效输出
• ❌ 不适合多路复用（多传感器、生物医学接口）

IADC 的核心思想

按周期复位（periodically reset）：

1. 每个转换周期开始时，复位调制器中所有积分器
2. 运行固定步数 $N$（通常等于 OSR）
3. 数字滤波器在周期结束时输出结果
4. 进入下一个转换周期

这样，IADC 的行为类似于 Nyquist 率转换器：每个样本独立于其他样本。

与传统 ΔΣ 的关键对比

特性	传统 ΔΣ ADC	IADC
记忆	无限（持续运行）	有限（周期复位）
输出率	$f_s$（过采样率）	$f_s/N$（奈奎斯特率）
通道切换	慢（等待记忆消除）	快（周期结束即就绪）
应用场景	连续信号（音频）	多路复用（传感器）
噪声整形	相同	相同（但 OSR 有限）

---

工作原理

一阶 IADC

复位信号 ─┐
           v
u --->(+)---[∫]---[量化器]---> v[n] (每周期 N 个样本)
       ^                  |
       |---[DAC]⟨---------|

1. 复位所有积分器
2. 运行 $N$ 个时钟周期
3. 数字滤波器对 $v[1],...,v[N]$ 加权求和
4. 输出结果 $\hat{u}$
5. 复位，等待下一个转换开始

输出结果

$$\hat{u}=\frac{1}{N}\sum _{k=1}^N{w}_{k}v[k]$$

其中 $w_k$ 为滤波器权重（通常为三角权重）。

分辨率估计

IADC 中 OSR $\approx N$（每个转换周期的步数）。带内量化噪声：

$${\sigma }_q^2\approx \frac{{\Delta }^2}{12}\cdot \frac{{\pi }^{2L}}{2L+1}\cdot \frac{1}{N^{2L+1}}$$

因此 IADC 的分辨率可以通过增加 $N$ 和 $L$ 来提升。

---

IADC 架构变体

单级 IADC（单级IADC时域分析与设计流程）

• 一阶或二阶调制器
• 后接数字滤波器（Sinc 滤波器）
• 结构简单，适合中低精度

多级 IADC（多级IADC与扩展计数ADC）

• 类似 MASH 思想：第一级高精度粗量化，第二级量化残差
• 优点：更快的转换时间和更高的精度
• 缺点：对模拟匹配更敏感

多级 IADC 结构

u → [Stage 1: 一阶 IADC] → 粗估计 + 残差
                               ↓
                         [Stage 2: 高精度量化] → 精估计
                                    ↓
                              数字组合 → 最终输出

---

应用场景

应用	带宽	精度	通道数	需求
生物医学传感器	1-100 Hz	16-24 bit	多路	超低功耗 + 高精度
环境传感器	10 Hz - 1 kHz	14-20 bit	多路	稳定 + 多通道
温度传感器	1-10 Hz	12-16 bit	多路	简单 + 低功耗
仪表/数据采集	1 kHz - 1 MHz	16-24 bit	多路	高精度 + 高速

---

参考文献

1. Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §1.8 & Ch.12. IEEE Press/Wiley.
2. Robert, J., & Temes, G. C. (1988). “Incremental Analog-to-Digital Conversion.” IEEE Trans. Circuits Syst., 35(9), 1097-1104. （IADC 的原始论文）
3. Agah, A., et al. (2008). “A High-Resolution Low-Power Incremental ΣΔ ADC with Extended Range for Biosensor Arrays.” IEEE JSSC, 43(8), 1804-1814.

---

相关页面

• 一阶ΔΣ调制器
• MASH ΔΣ调制器
• ΔΣ调制器中的抽取与插值滤波
• Pavan ΔΣ 数据转换器 Ch.1 深度解析
• IADC原理与动机
• 单级IADC时域分析与设计流程
• IADC数字滤波器优化与噪声联合优化
• 多级IADC与扩展计数ADC
• IADC设计实例22-bit单比特与两步式
• Pavan ΔΣ 数据转换器 Ch.12 深度解析