IADC 数字滤波器优化与噪声联合优化

对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.3 核心内容：单级 IADC 的数字滤波器设计——从级联累加器实现到基于热噪声与量化噪声联合优化的 Lagrange 方法，揭示最优脉冲响应 $h_{\text{opt}}$ 在两种噪声之间做出权衡的物理本质。 参考文献：Steensgaard et al. (2008), IEEE TCAS-I

---

前后关系

前置知识：§12.2（单级IADC时域分析与设计流程）推导出对于低失真 CIFF 结构，数字滤波器 $H(z)=1/\text{NTF}(z)$ 简化为 L 个级联累加器。§12.3 在此基础上讨论如何在热噪声和量化噪声之间优化滤波器的脉冲响应。

后续：§12.4（多级IADC与扩展计数ADC）和 §12.5（IADC设计实例22-bit单比特与两步式）展示了实际 IADC 系统的数字滤波器实现方式。

连接关系：

• ΔΣ调制器中的抽取与插值滤波 — 对比 ΔΣ 抽取滤波器与 IADC 数字滤波器的设计差异
• 一阶ΔΣ调制器 — 量化噪声加性白噪声模型的假设基础
• 采样理论基础 — 热噪声的 kT/C 模型

---

数字滤波器的两种实现方式

方式一：级联累加器（Cascade of Accumulators）

由 z 域分析 $H(z)=1/(1-z^{-1}{)}^L$ 直接导出：

• L=1（一阶 IADC）：$H(z)=1/(1-z^{-1})$ → 一个累加器
• L=2（二阶 IADC）：$H(z)=1/(1-z^{-1}{)}^2$ → 两个级联累加器
• L=3（三阶 IADC）：$H(z)=1/(1-z^{-1}{)}^3$ → 三个级联累加器

缩放因子分配（改善动态范围）：

三阶时 $G=6/[M(M+1)(M+2)]$，可将 $G$ 拆分为三个因子：

• 因子 1：$1/M$ → 分配给第一个累加器的输出
• 因子 2：$2/(M+1)$ → 分配给第二个
• 因子 3：$3/(M+2)$ → 分配给第三个

M = 2^n 时的简化：当 $M$ 是 2 的整数次幂时，除法可用移位近似（乘以 $1/M\approx 2^{-n}$），低成本实现：

$$\frac{1}{M}\approx \frac{2^{-n}}{1-k_1\frac{2^{-n}}{M}+k_2\frac{2^{-n}}{M^2}+\cdots }(12.9)$$

方式二：有限长卷积（FIR Filter）

数字滤波器也可视为对输出序列 $v[k]$ 的加权求和：

$$\hat{u}=\sum _{k=0}^{M-1}h[k]\cdot v[k]$$

其中 $h[k]$ 是 H(z) 的脉冲响应（加权系数）。

对于级联累加器结构，各阶的 $h[k]$ 为：

阶数 L	脉冲响应 $h[k]$	说明
L=1	$h[k]=1$	均匀权重
L=2	$h[k]=k+1$	三角加权
L=3	$h[k]=\frac{(k+1)(k+2)}{2}$	抛物线加权

需包含缩放因子使 ${\sum }_{k=0}^{M-1}h[k]=1$（即 $H(1)=1$）。

---

噪声联合优化框架

问题的建立

实际 IADC 的输出误差来源于两个独立噪声源：

1. 热噪声（thermal noise）：由输入开关电容分支的 $kT/C$ 噪声决定
2. 量化噪声（quantization noise）：由内部量化器的步长 $\Delta$ 决定

最优数字滤波器应在两者之间做出权衡，使总输出噪声功率最小。

热噪声模型

定义 $s[k]$ 为从输入到环路输出的脉冲响应。$S$ 是由 $s[k]$ 构成的 $M\times M$ 下三角矩阵：

$$S=\left[\begin{array}{cccc}s[0]& 0& \cdots & 0\\ s[1]& s[0]& \cdots & 0\\ ⋮& ⋮& \ddots & ⋮\\ s[M-1]& s[M-2]& \cdots & s[0]\end{array}\right](12.11)$$

输出热噪声功率：

$$P_{\text{th}}=\frac{kT\gamma }{C}\cdot h^{\mathsf{T}}{S}^{\mathsf{T}}Sh(12.10)$$

其中 $k$ 为玻尔兹曼常数，$T$ 为温度，$\gamma \approx 5$ 为由输入分支电路决定的缩放因子。

特殊情况：对于低失真 CIFF 结构，由于输入信号直接前馈到输出，$s[k]=\delta [k]$，因此 $S=I$（单位矩阵），于是：

$$P_{\text{th}}=\frac{kT\gamma }{C}\Vert h{\Vert }^2=\frac{kT\gamma }{C}\sum _{k=0}^{M-1}h[k{]}^2$$

在 dc 增益约束 $\sum h[k]=1$ 下，$\Vert h{\Vert }^2$ 在 $h[k]=1/M$（均匀权重）时最小。因此低失真 CIFF 结构的热噪声最优解就是均匀加权。

量化噪声模型

类似地，定义 $n[k]$ 为量化器噪声到环路输出的脉冲响应（NTF 的脉冲响应，被复位脉冲加窗）。$N$ 是由 $n[k]$ 构成的下三角矩阵。

输出量化噪声功率：

$$P_{\text{q}}=\frac{{\Delta }^2}{12}\cdot h^{\mathsf{T}}{N}^{\mathsf{T}}Nh(12.13)$$

联合优化问题

$$\underset{h}{\min }{P}_{\text{total}}=\underset{h}{\min }\left(\frac{kT\gamma }{C}{h}^{\mathsf{T}}{S}^{\mathsf{T}}Sh+\frac{{\Delta }^2}{12}{h}^{\mathsf{T}}{N}^{\mathsf{T}}Nh\right)$$

约束条件：${\sum }_{k=0}^{M-1}h[k]=1$（即 $e^{\mathsf{T}}h=1$，$e$ 为全 1 向量）。

Lagrange 乘数法求解

定义联合矩阵：

$$O=\frac{kT\gamma }{C}{S}^{\mathsf{T}}S+\frac{{\Delta }^2}{12}{N}^{\mathsf{T}}N(12.15)$$

则 $P_{\text{total}}=h^{\mathsf{T}}Oh$。用 Lagrange 乘数法求解：

$$h_{\text{opt}}=\frac{R^{-1}e}{e^{\mathsf{T}}{R}^{-1}e}(12.14)$$

其中 $R=[O^{\mathsf{T}}O{]}^{-1}$。由于 $N$ 的结构保证 $N^{\mathsf{T}}N$ 非奇异，$R$ 始终存在。

也可用 MATLAB 的 quadprog 函数直接求解。

三种最优解的特性

图 12.4 展示了一个三阶 IADC（M=230）的三种最优脉冲响应：

1. 热噪声最优 $h_{\text{th}}$（虚线）：$h[k]=1/M$，均匀分布
2. 量化噪声最优 $h_{\text{q}}$（点线）：初始样本权重极小（因为最后 L 个输出样本包含未被后续样本抵消的量化误差），呈抛物线形
3. 联合最优 $h_{\text{opt}}$（实线）：初始阶段跟踪 $h_{\text{q}}$（晚采样点权重低 → 抑制量化噪声），之后过渡到均匀权重（抑制热噪声）

物理直觉：

• 转换周期末端的输出样本包含未充分噪声整形的量化误差 → 应赋予较低权重
• 但过低权重会增加热噪声的贡献（等效于减少有效测量样本数）
• 最优解在两者之间寻找平衡点

---

数字滤波器实现

MAC 结构

由于 IADC 的输出只有 $\lceil {\log }_2(\text{量化器电平数})\rceil$ 位，$v[k]$ 是小整数：

• 将 $M$ 个系数 $h[k]$ 存储在 ROM
• 用一个乘累加器（MAC）在 $M$ 个时钟周期内完成卷积
• 因 $v[k]$ 幅度小，MAC 操作极简单

工频抑制

当需要抑制特定干扰（如 50/60 Hz 工频及其谐波）时，级联累加器（sinc 类）滤波器无法提供任意频率的传输零点。这时需用基于 Sinc 函数的更复杂设计（参见 §12.5.1 的改进型 sinc 滤波器，图 12.11）。

---

关键洞察

1. IADC 的数字滤波器不仅仅是”降采样”：它同时承担噪声整形反函数和噪声优化的双重角色。这与传统 ΔΣ 的抽取滤波器有本质区别。

2. S = I 的巧合：低失真 CIFF 的 STF≈1 使得 $s[k]=\delta [k]$，热噪声优化退化为简单的 $\Vert h{\Vert }^2$ 最小化——这是低失真结构在 IADC 中的额外优势。

3. 最优 h[k] 的三个阶段的物理意义：从量化噪声最优（抛物线）→ 过渡 → 热噪声最优（均匀），反映了转换过程中噪声主导权的变化——初始阶段的误差主要是量化噪声，后期热噪声积累变得显著。

4. 公式 (12.14) 的 Lagrange 解是闭合形式的：无需迭代搜索，对于给定的 $\Delta$、$C$、$T$、$\gamma$ 和环路系数，最优 $h$ 可以直接计算。

---

参考文献

1. Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §12.3. IEEE Press/Wiley.
2. Steensgaard, J. et al. (2008). “Noise-power optimization of incremental data converters.” IEEE Trans. Circuits Syst. I, 55(5), 1289–1296.
3. Márkus, J. et al. (2004). “Theory and applications of incremental delta sigma converters.” IEEE Trans. Circuits Syst. I, 51(4), 678–690.

相关页面

• 单级IADC时域分析与设计流程 — 数字滤波器原始推导
• IADC原理与动机 — IADC 的基本概念
• ΔΣ调制器中的抽取与插值滤波 — 对比传统 ΔΣ 抽取
• Pavan ΔΣ 数据转换器 Ch.12 深度解析 — 全章导航