此标签下有2条笔记。
Banerjee 预分频器与分数N PLL
Banerjee 预分频器与分数N PLL 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 4-6 章提炼，涵盖预分频器架构（单模/双模/四模）、分数 N PLL 原理、ΔΣ 分数 N PLL 的噪声整形与抖动技术。 前后关系 前置知识： Banerjee PLL基础与系统概述 — Ch.1 中 R/N 计数器的基本概念 PLL频率合成器 — 整数-N 与分数-N 合成器架构 本书内部链条： Ch.4-6（本文）→ Ch.12 (分数杂散) → Ch.14-15 (相位噪声建模) Ch.6 (ΔΣ 调制) → Ch...
频率分频器设计
频率分频器设计 分频器是 PLL 频率合成器中实现频率编程的核心模块。从静态锁存器到注入锁定分频器，不同架构在速度、功耗和面积上各有取舍。基于 Razavi Design of CMOS Phase-Locked Loops Ch.15 提炼。 前后关系 前置知识： PLL频率合成器 — 分频器在 PLL 反馈路径中的角色 PLL基本结构与传递函数 — 分频比 N 对环路增益的影响 外部关联： 数字CMOS PLL架构与TDC-DCO设计 — DPLL 中的数字分频器 相位噪声对PLL影响 — 分频器噪声传递（20logN 恶化） 原理介绍 1.