数据转换器测试方法与特性评估

Maloberti Ch.9 系统地介绍了数据转换器的完整测试框架：从 ATE 平台到静态测试（DNL/INL 提取），从动态测试（SFDR/THD/SINAD）到 FFT 频谱分析。其核心特色在于数学推导的完整性（最小二乘正弦拟合、直方图统计、频谱分析）和工程可操作性（测试环路设计、精度预算）。

1. ATE 测试平台（§9.1）

1.1 基本架构

ATE（Automatic Test Equipment）结构：

                ┌─ [时钟源]
[DUT电源] ──────┤
                ├─ [信号源1] ──→ [DUT] ──→ [数字化仪]
                ├─ [信号源2]    ↑        → [频谱仪]
                └─ [逻辑分析仪]─┘

关键模块：

• 精密 DC 源：供电 + 基准电压
• 任意波形发生器：静态/动态测试信号
• 数字化仪：捕获 DUT 输出
• 频谱分析仪：动态参数测量
• 逻辑分析仪：数字接口协议

测试板设计要点：

• 去耦电容按频率分段（电解 + 陶瓷 + 高频）
• 信号路径阻抗匹配（50 $\Omega$ 微带线）
• 模拟/数字分区隔离

1.2 测试精度预算

总测量不确定度 = 各误差源的 RSS（Root Sum Square）：

$$U_{total}=\sqrt{\sum _{i=1}^N{U}_i^2}$$

典型误差源：

误差源	典型值	影响参数
源噪声	10-50 $\mu$Vrms	SNR 测量
时钟抖动	0.1-1 psrms	ENOB
量化器增益误差	±0.1%	码宽
温度漂移	1-10 ppm/°C	长期稳定性
连接器/PCB 耦合	-80 dB	THD

2. 静态 DAC 测试（§9.2）

2.1 传递函数测量

DAC 的静态特性通过测量所有 $2^N$ 个码的输出电压获得：

$$V_{out}(i)=V_{FS}\cdot \frac{i}{2^N-1}+V_{os}+\epsilon (i)$$

其中 $\epsilon (i)$ 为码 $i$ 的输出误差。

2.2 最佳拟合线（BFL）计算

最小二乘法拟合直线 $\hat{V}(i)=G\cdot i+V_{os}$：

$$G=\frac{N\sum i{V}_i-\sum i\sum V_i}{N\sum i^2-(\sum i{)}^2}$$ $$V_{os}=\frac{\sum V_i-G\sum i}{N}$$

使用 BFL 端点定义的 INL/DNL 消除了增益误差和失调的贡献。

2.3 INL 与 DNL

• DNL：相邻码的输出跳跃与理想步长之差

DNL > 1 LSB → 非单调 - **INL**：实际输出与 BFL 之差的累积 $$INL(i) = \sum_{k=1}^{i} DNL(k)

2.4 误差叠加原理

DAC 的线性误差可分解为：

$$\epsilon (i)=A\cdot \frac{i}{2^N}+B\sin \left(2\pi \frac{i}{2^N}\right)+C(i)$$

• 线性项 A：增益误差（被 BFL 吸收）
• 正弦项 B：互调失真（≥ 2 次谐波）
• 残差 C(i)：单元失配导致的随机非线性

3. 动态 DAC 测试（§9.3）

3.1 频谱分析测量

DAC 在正弦激励下的输出经频谱分析仪测得的功率谱：

$$S_{out}(f)=S_N(f)+\frac{A_x^2}{2}\delta (f-f_{in})+\sum _{k=2}^{\infty }\frac{A_k^2}{2}\delta (f-k{f}_{in})$$

3.2 SFDR

$$SFDR=A_1-\underset{k\ge 2}{\max }(A_k)$$

$A_1$ 为基波幅度（dBm），$A_k$ 为第 k 次谐波幅度。

3.3 THD

$$THD=10{\log }_{10}\left(\frac{{\sum }_{k=2}^{K}10^{A_k/10}}{10^{A_1/10}}\right)$$

典型取 $K=5$ 或 $K=10$（包含主要谐波即可）。

3.4 SINAD 与 ENOB

$$SINAD=10{\log }_{10}\left(\frac{10^{SNDR/10}\cdot 10^{THD/10}}{10^{SNDR/10}+10^{THD/10}}\right)$$ $$ENOB=\frac{SINAD-1.76}{6.02}$$

3.5 建立时间测试

DAC 在全码范围阶跃后的输出建立到 $\pm 0.5$ LSB 所需时间。

二阶系统建立时间：

$$t_s=-\frac{\ln (\epsilon /A)}{\zeta {\omega }_n}\text{（过阻尼）}$$

测量方法：码从 0 跳变到满幅（$V_{FS}$），用示波器捕获输出，测量至稳定带 $V_{FS}/2^{N+1}$ 的时间。

4. 静态 ADC 测试（§9.4）

4.1 码边沿测量

ADC 的码边沿 $E(i)$ 是使输出码从 $i-1$ 跳变为 $i$ 的输入电压。

伺服环路自动测量：

[积分器] ← [码 i 比较] ← [DAC输出]
    ↑                        |
    └── [被测ADC] ← [积分器输出]

积分器输出缓慢爬升扫描，直到 ADC 输出码为 $i$，记录输入电压即 $E(i)$。伺服环路自动寻找码边沿（非手动）。

4.2 DNL/INL 提取

对 $N$ 位 ADC：

$$DNL(i)=\frac{E(i+1)-E(i)}{\Delta }-1,i=1,\dots ,2^N-2$$ $$INL(i)=\sum _{k=1}^{i}DNL(k),INL(0)=INL(2^N-1)=0$$

其中 $\Delta =V_{FS}/2^N$ 为理想步长。

4.3 关键测量注意事项

• 温度稳定：ADC 参数对温度敏感，±1°C 变化可导致 ±0.1 LSB 漂移
• 电源噪声：PSRR 受限，测试时使用超低噪声电源
• 基准电压稳定：基准抖动直接等效为输入误差
• 码边沿比较器偏移：伺服环中比较器的 $V_{os}$ 需要校准

5. 动态 ADC 测试（§9.5）

5.1 孔径不确定度

采样时钟 jitter ${\sigma }_t$ 影响 SNR：

$$SN{R}_{jitter}=-20\log (2\pi f_{in}{\sigma }_t)$$

测量方法：固定输入幅值，改变 $f_{in}$，SNR 随频率的退化曲线拟合得到 ${\sigma }_t$。

5.2 建立时间误差

ADC 中 S/H 电路的建立不足导致码相关的采样误差：

• 大信号跳变（$0\to V_{FS}/2$）建立最长
• 建立时间常数由 $R_{SW}{C}_S$ 决定
• 通过对高频输入幅度减小的响应测量建立时间

5.3 FFT 测试

相干采样条件

$$f_{in}=\frac{M}{N}{f}_s,M,N\in \mathbb{Z},\gcd (M,N)=1$$

• $N$：FFT 点数
• $M$：输入周期数
• 相干条件避免频谱泄漏

FFT 测试步骤：

1. 选择 $N$ 和 $M$ 满足 $N\ge 2^{ENOB+2}$（保证噪声底低于 q-noise）
2. 产生频率 $f_{in}$ 的正弦波
3. 采集 $N$ 个样本
4. 加窗（Hanning/Kaiser）抑制频谱泄漏（非相干时）
5. 执行 FFT
6. 从频谱提取 SNR/SNDR/SFDR

5.4 积分非线性对 SFDR 的影响

ADC 的 INL 曲线可展开为傅里叶级数：

$$INL(i)=\sum _{k=1}^{\infty }{C}_k\sin \left(2\pi k\frac{i}{2^N}\right)$$

其中 $C_k$ 为第 k 阶 INL 分量的幅度，与输出频谱中第 k 次谐波幅度直接对应：

$$A_k\propto 10{\log }_{10}\left(\frac{2C_k^2}{3}\right)\text{dBc}$$

设计指导：

• INL 的二次分量 $\to$ H2 谐波
• INL 的三次分量 $\to$ H3 谐波
• 降低 INL 特定次分量 → 对应 SFDR 提升

6. 正弦波拟合测试（§9.6）

6.1 三参数拟合（已知频率）

模型：$y(i)=A\cos (2\pi f_{in}i+\varphi )+B$

最小化：$Q={\sum }_{i=0}^{N-1}[x_i-y(i){]}^2$

转化为线性最小二乘：$y(i)=A_0\cos (\omega i)+A_1\sin (\omega i)+B$

解 $3\times 3$ 正规方程：

$$\left[\begin{array}{ccc}\sum c_i^2& \sum c_i{s}_i& \sum c_i\\ \sum c_i{s}_i& \sum s_i^2& \sum s_i\\ \sum c_i& \sum s_i& N\end{array}\right]\left[\begin{array}{c}{A}_0\\ A_1\\ B\end{array}\right]=\left[\begin{array}{c}\sum x_i{c}_i\\ \sum x_i{s}_i\\ \sum x_i\end{array}\right]$$

其中 $c_i=\cos (\omega i)$, $s_i=\sin (\omega i)$。

参数恢复：

$$A=\sqrt{A_0^2+A_1^2},\varphi ={\tan }^{-1}(-A_1/A_0),B=B$$

6.2 四参数拟合（未知频率）

迭代优化 $f_{in}$：

1. 用 FFT 得到频率初估
2. 三参数拟合残余
3. 用 Newton-Raphson 或 Gauss-Newton 迭代更新频率

$$Q(f+\Delta f)\approx Q(f)+Q^{\prime }(f)\Delta f+\frac{1}{2}{Q}^{\prime \prime }(f)\Delta f^2$$

收敛时 $Q^{\prime }(f)=0$：

$$\Delta f=-\frac{Q^{\prime }(f)}{Q^{\prime \prime }(f)}$$

7. 直方图法（§9.7）

7.1 斜坡输入直方图

ADC 输入缓慢斜坡（从 $<-V_{FS}$ 到 $>+V_{FS}$），计数各码的出现次数 $M_i$：

$$DNL(i)=\frac{N\cdot M_i}{M}-1$$ $$INL(i)=\sum _{j=1}^{i}DNL(j)$$

其中 $N$ 为码总数，$M=\sum M_i$。

7.2 正弦输入直方图

正弦波 $V_{in}(t)=A\sin (2\pi f_{in}t)+B$

码 $i$ 的预期计数：

$$M_{i,r}=\frac{M}{\pi }\left[{\sin }^{-1}\left(\frac{E(i+1)-B}{A}\right)-{\sin }^{-1}\left(\frac{E(i)-B}{A}\right)\right]$$

不精确正弦导致的误判：

• 幅度 $A$ 误差 → 直方图两端失真 → 端码 DNL 偏大
• 偏移 $B$ 误差 → 直方图中心偏移 → 码宽非对称
• 谐波失真 → 直方图纹波 → 误判为 DNL 误差

DNL 从正弦直方图提取：

$$DNL(i)=\frac{M_{i,r}^{-1}}{M_i^{-1}}-1$$

使用逆正弦函数去除正弦分布效应。

7.3 方法对比

方法	激励信号	DNL 分辨率	测试时间	适用范围
伺服环路	DC 斜坡	最高	最长	实验室，原型芯片
斜坡直方图	线性斜坡	高	中	量产测试
正弦直方图	正弦波	中	短	高速 ADC
FFT 法	正弦波	间接	很短	动态参数

8. ADC 动态参数汇总

参数	定义	计算	单位
SNR	信号/量化+噪声	FFT 积分	dB
SNDR	信号/量化+噪声+失真	FFT 积分	dB
SFDR	信号/最大杂散	$A_1-{\max }_{k\ge 2}{A}_k$	dBc
THD	信号/谐波之和	$10\log (\sum 10^{A_k/10}/10^{A_1/10})$	dBc
ENOB	有效位数	$(SNDR-1.76)/6.02$	bits
DR	动态范围	满幅/可检测最小信号	dB
IM3	三阶交调	双音测试	dBc

9. 参考文献

1. Maloberti, F. (2007). Data Converters, Ch.9. Springer.
2. IEEE Std 1241-2010. “IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters.”
3. IEEE Std 1658-2011. “IEEE Standard for Terminology and Test Methods for Digital-to-Analog Converters.”
4. Kester, W. (2005). The Data Conversion Handbook. Analog Devices / Elsevier.

相关页面

• ΣΔ调制器芯片实现与测试
• Jitter对数据转换器的影响
• ΔΣ调制器性能FoM
• 采样理论基础
• Maloberti Data Converters 深度解析