此标签下有2条笔记。
Banerjee PLL附加主题
Banerjee PLL附加主题 本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 32-35 章提炼，涵盖 PLL 系统中的锁定检测、阻抗匹配、晶振/VCO 设计以及其他工程实践问题。 前后关系 前置知识： Banerjee PLL基础与系统概述 — PLL 基本操作 振荡器设计与相位噪声 — VCO 和晶振的相位噪声基础 本书内部链条： Ch.32-35（本文）= 全书的工程实务补充，将前 31 章的理论落实到 PCB 级设计 ← Ch.11 (杂散) + Ch.14-15 (相位噪声) 的工程实现考虑 Ch.3...
射频电路ESD保护设计
射频电路ESD保护设计 Semenov 补充 | 来源: Semenov et al., ESD Protection Device and Circuit Design for Advanced CMOS Technologies, Ch.8 概述 射频接收器中，低噪声放大器 (LNA) 是第一级模块，对 ESD 保护电路的寄生参数最为敏感。ESD 保护添加的额外寄生电容和电阻会退化 LNA 的输入匹配、增益和噪声性能。本章聚焦于窄带 LNA 的 ESD 保护策略，利用 RF 信号与 ESD 信号在频率和能量上的差异实现协同设计。 两种信号的主要差异： 能量/电压：ESD 信号电压极高 → ...