此标签下有2条笔记。
振荡器设计与相位噪声
振荡器设计与相位噪声 振荡器是 PLL 中产生高频信号的核心部件，其相位噪声性能往往决定了 PLL 的整体质量。Leeson 模型提供直觉设计指导，ISF/LTV 分析提供严格的数学框架，VCO 调谐设计决定频率覆盖范围。基于 Gardner Phaselock Techniques Ch.9 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — VCO 在 PLL 中的作用 相位噪声对PLL影响 — 相位噪声谱、传播、集成 谐振器品质因数 Q 的基本概念 本书内部链条： Ch.9（本文）← Ch.7（相位噪声）— 相位噪声是振荡器性能的核心指标 → PLL鉴相器（Ch.10）— 鉴相器...
电路中的Jitter与Phase Noise
电路中的 Jitter 与 Phase Noise 从物理层面理解 jitter 的产生：噪声电流对电容充电的时间不确定性→反相器延迟的随机性→振荡器中积累为随机游走过程。Lesson 模型和 ISF/LTV 分析为振荡器相位噪声提供了两个互补的分析框架。 前后关系 前置知识： Jitter基本概念与定义 — 时域定义 Jitter与Phase Noise关系 — 相位噪声频域表示 本书内部链条： Ch.4（本文）→ Ch.5-8 的应用层分析依赖 Ch.4 的电路 jitter 模型 → Ch.9（Jitter与Phase Noise高级统计概念）Lorentzian 谱源于振荡器模型 → ...