CT-ΔΣ 时钟抖动缓解与 FIR 反馈 DAC

缓解 CT-ΔΣ 调制器时钟抖动的方案涵盖从脉冲形状选择到 FIR 反馈 DAC 等架构级技术。其中 FIR 反馈 DAC 是最优雅的设计——通过半数字 FIR 滤波器 $F(z)$ 将单比特输出变换为 $M$ 抽头加权和，使反馈波形步高降低 $20{\log }_{10}(M)$ dB，同时 NTF 可通过系数调谐 + 补偿 FIR 路径精确恢复。

---

前后关系

上下文：§9.3 揭示了 CT-ΔΣ 时钟抖动噪声的数学模型——带内抖动噪声 $J\propto (v[n]-v[n-1]{)}^2$，与 transition 高度和 NTF 高频增益相关。§9.4-§9.5 在此基础上探讨如何从架构层面缓解抖动。

与 Ch.8 的联系：

• 高阶CT-ΔΣ调制与DAC脉冲形状效应 — DAC 脉冲矩方法（Pavan 2014）是 FIR DAC 补偿的理论基础
• CT-ΔΣ环路滤波器拓扑与建模方法 — FIR DAC 补偿后的 NTF 恢复依赖于 CT 系数的矩方法分析

与其他非理想性的联系：

• CT-ΔΣ过量延迟分析与补偿 — FIR DAC 引入了额外延迟，其补偿方法与 ELD 高度相似
• CT-ΔΣ比较器亚稳态分析 — FIR DAC 也同时缓解比较器亚稳态

后续章节：

• Ch.10（CT-ΔΣ电路设计实现，规划中）给出 FIR DAC 的具体电路实现

---

原理介绍

§9.4 抖动缓解策略概述

脉冲形状设计

冲击 DAC（Impulsive DAC）（图 9.29）：

• 脉冲宽度极窄，抖动仅改变脉冲位置，不改变脉冲面积
• 低频频谱中，误差 $e(t)=v[n]\cdot \Delta t[n]\cdot \delta (t-nT)$ 的积分等效于序列 $v[n](\Delta t[n]/T)$
• 误差的 PSD $\propto f^2$，带内被高通整形——抖动噪声被抖动整形（jitter shaping）
• 实际实现中无法做到完美冲击，需用指数衰减脉冲近似

开关电容（SC）DAC（图 9.30）：

• 电容 $C$ 在 ${\Phi }_1$ 充电至 $v[n]$，${\Phi }_2$ 通过电阻 $R_d$ 放电到运放虚地
• DAC 电流：$i_d(t)=(v[n]/R_d)\cdot e^{-(t-T/4)/(R_{d}C)}$
• 因抖动导致的电荷差：$\Delta Q=(v[n]/R_d)\cdot e^{-T/(2R_{d}C)}\cdot \Delta t[n]$
• $R_{d}C\ll T$ 时指数衰减快 → 抖动影响指数减小
• 问题：短路电阻 $R_d$ 极小 → 初始电流 $v[n]/R_d$ 极大 → 运放线性度严重受限
• 附加问题：非理想运放时 SC DAC 严重削弱调制器的抗混叠能力 [8]

关键权衡：指数衰减 DAC 脉冲的峰值-平均比高，增加了对环路滤波器线性度的需求。SC DAC 在抖动方面的收益被线性度和抗混叠方面的损失所抵消。

§9.5 FIR 反馈 DAC

基本原理

图 9.31 所示：单比特输出 $v[n]$ 经过 $N$ 抽头 FIR 滤波器 $F(z)$（假设等权重 $1/N$）后驱动 NRZ DAC。

核心优势：

• 反馈波形 $v_1(t)$ 的步高从 $2$ 降至 $2/N$
• 抖动噪声降低 $20{\log }_{10}(N)$ dB
• 反馈波形的高频成分减少 → 环路滤波器的误差输入 $u(t)-v_1(t)$ 减小 → 线性度要求放松

半数字实现（Semi-Digital）

图 9.31(b)：延迟链用数字触发器实现，各抽头的 DAC 输出（电流）在模拟域加权求和。

关键性质：DAC 单元失配会改变 FIR 滤波器的传输函数，但不会引入非线性——因为 $v[n]$ 是两电平序列，加权电流求和是线性操作。这与多比特 DAC 的失配非线性有本质区别。

FIR DAC 的 NTF 恢复

问题：插入 FIR 滤波器引入了 $N$ 个时钟周期的延迟，将破坏 NTF。

解决方案（图 9.33）：采用矩方法 [3]，通过两步精确恢复 NTF：

1. 系数调谐：在反馈路径中修改积分器系数 ${\tilde{k}}_1\sim {\tilde{k}}_3$
2. 补偿 FIR 路径：在量化器旁添加直接路径 FIR 滤波器 $F_c(z)$

$M$ 抽头等权重 FIR DAC 的系数修正：

三阶 CIFF 示例，原型系数 $k_1,k_2,k_3$（NRZ DAC，${\mu }_0=1,{\mu }_1=1/2,{\mu }_2=1/3$）。

4 抽头 FIR DAC 等效于宽度为 4、高度 0.25 的展宽 NRZ 脉冲，其矩为：

$${\tilde{\mu }}_0=1,{\tilde{\mu }}_1=2,{\tilde{\mu }}_2=16/3$$

根据矩方法，$t>4$ 时 FIR DAC 的脉冲响应：

$${\tilde{\psi }}_1(t)={\tilde{k}}_3\frac{{\tilde{\mu }}_0}{2}{t}^2-{\tilde{k}}_2({\tilde{\mu }}_{0}t-{\tilde{\mu }}_1)+{\tilde{k}}_1{\tilde{\mu }}_0(t>4)$$

令其与原型响应 $\psi (t)$ 在 $t>4$ 相等：

$${\tilde{k}}_3=k_3$$ $${\tilde{k}}_2=k_2+k_3({\tilde{\mu }}_1-{\mu }_1)=k_2+k_3(2-0.5)=k_2+1.5k_3$$ $${\tilde{k}}_1=k_1+({\tilde{\mu }}_1-{\mu }_1)(k_2+{\tilde{\mu }}_1{k}_3)+0.5k_3({\tilde{\mu }}_2-{\mu }_2)$$ $$=k_1+1.5k_2+0.5k_3$$

$M$ 抽头等权重 FIR DAC 的通式：

$$\boxed{{\tilde{k}}_3=k_3}$$ $$\boxed{{\tilde{k}}_2=k_2+\frac{M-1}{2}{k}_3}$$ $$\boxed{{\tilde{k}}_1=k_1+\frac{M-1}{2}{k}_2+\frac{(M-1)(M-2)}{12}{k}_3}$$

系数调谐仅能保证 $t>M$ 之后的采样值匹配，$t\le M$ 的差异需要通过补偿 FIR 路径 $F_c(z)$ 弥合（图 9.34）。

补偿路径计算步骤（图 9.33-9.34）：

1. 使用上式从 $k_1\sim k_3$ 计算 ${\tilde{k}}_1\sim {\tilde{k}}_3$
2. 分别计算原型和系数调谐后 FIR DAC 的脉冲响应
3. 两响应对 $t>M$ 相同；对 $t\le M$ 的差值在 $t=1,2,\dots ,M-1$ 处的采样值即是 $F_c(z)$ 的抽头系数

FIR DAC 仿真结果（图 9.32）

配置	$f_s$	OBG	抖动噪声水平
单比特	6.144 MHz	—	很高
12-level 多比特	$f_s$/3	2.8	低
单比特 + 12-tap FIR DAC	6.144 MHz	—	接近多比特

20 dB 抖动免疫改善：$20{\log }_{10}(12)\approx 21.5$ dB。

FIR DAC 的局限性和设计边界

抽头数量的上限（§9.5）：

• 补偿 DAC 抖动：补偿路径 $F_c(z)$ 本身也受时钟抖动影响，限制了最大抽头数
• 线性度改善反转：FIR DAC 输出 $v_1(t)$ 与输入 $u(t)$ 之间的相移随抽头数增加而增加 → 误差 $u(t)-v_1(t)$ 增大 → 超过某阈值后线性度反而下降
• STF 峰化：系数 ${\tilde{k}}_1,{\tilde{k}}_2$ 随 $M$ 增大（式 9.33）→ $L_0$ 的高频增益增大 → STF 峰化
• 面积和功耗：更多触发器、更小的单位 DAC 单元（电阻 DAC 面积增大；开关功耗增加）

建议：10–15 抽头是实际设计中的合理上限。

---

关键要点

1. 冲击 DAC 本质上是抖动整形：误差 $e(t)$ 的 PSD $\propto f^2$，带内抖动噪声被高通滤波。实际实现时接近冲击的指数衰减 DAC 脉冲在抖动和线性度间有根本折衷。
2. SC DAC 的过度承诺：尽管小时间常数可指数级降低抖动误差，但高峰值电流严重破坏环路滤波器线性度，且削弱隐含反混叠性能。
3. FIR 反馈 DAC 的优雅之处：不需要任何额外模拟元件，利用单比特量化器输出本身就是两电平序列这一事实，通过纯数字 + 半数字结构实现抖动抑制。单元失配不产生非线性——这是与多比特 DAC 质的区别。
4. NTF 可精确恢复：通过系数调谐（补偿延迟）和补偿 FIR 路径（弥合 $t\le M$ 的差异），闭环性能可做到与原型一致。
5. 10–15 抽头是实际上限：补偿 DAC 抖动、STF 峰化、硬件成本三个因素共同限制了最大抽头数。

---

参考文献

1. Adams, R. & Nguyen, K. Q. (1998). “A 113-dB SNR oversampling DAC with segmented noise-shaped scrambling.” IEEE J. Solid-State Circuits, 33(12), 1871–1878. — 双 RZ DAC。
2. Ortmanns, M., Gerfers, F., & Manoli, Y. (2005). “A continuous-time ΣΔ modulator with reduced sensitivity to clock jitter through SCR feedback.” IEEE Trans. Circuits Syst. I, 52(5), 875–884. — SC DAC 抖动缓解。
3. Pavan, S. (2014). “Continuous-time delta-sigma modulator design using the method of moments.” IEEE Trans. Circuits Syst. I, 61(6), 1629–1637. — 矩方法，FIR DAC 补偿理论。
4. Pavan, S. (2011). “Alias rejection of continuous-time modulators with switched-capacitor feedback DACs.” IEEE Trans. Circuits Syst. I, 58(2), 233–243. — SC DAC 对隐含反混叠的损害。
5. Pütter, B. M. (2004). “ΣΔ ADC with finite impulse response feedback DAC.” ISSCC Dig. Tech. Papers, 76–77. — FIR 反馈 DAC 的首次提出。
6. Oliaei, O. (2003). “Sigma-Delta modulator with spectrally shaped feedback.” IEEE Trans. Circuits Syst. II, 50(9), 518–530. — FIR 反馈的理论分析。
7. Su, D. K. & Wooley, B. A. (1993). “A CMOS oversampling D/A converter with a current-mode semidigital reconstruction filter.” IEEE J. Solid-State Circuits, 28(12), 1224–1233. — 半数字 DAC 的基本架构。

相关页面

• Pavan ΔΣ 数据转换器 Ch.9 深度解析
• CT-ΔΣ时间常数变化与时钟抖动 — 抖动分析的基础
• CT-ΔΣ过量延迟分析与补偿 — FIR DAC 补偿与 ELD 补偿的方法学联系
• 高阶CT-ΔΣ调制与DAC脉冲形状效应 — 矩方法的理论源头
• CT-ΔΣ环路滤波器拓扑与建模方法
• CT-ΔΣ比较器亚稳态分析 — FIR DAC 同时可缓解亚稳态
• CT-ΔΣ调制基础与一阶CT-MOD1
• 三电平分段DAC与过渡误差整形 — DAC 脉冲非线性整形（Ch.6）
• CT-ΔΣ设计实例
• DaDalt Jitter and Phase Noise 深度解析 — 综合 jitter 与相位噪声理论参考
• Jitter与Phase Noise关系 — 相位噪声定义的频域基础
• Jitter对数据转换器的影响 — Ch.6 IDAC/Nyquist ADC/CT-ΔΣ 抖动分析
• Rosa Sigma-Delta Converters Practical Design Guide 深度解析

---

📙 Rosa 补充（Ch.4 Lingering 效应与 Sine-shaped DAC）

Rosa《Sigma-Delta Converters》Ch.4 对抖动缓解增加了 lingering 效应和 sine-shaped DAC。

Lingering 效应（§4.7.2）

Rosa 详细分析了 DAC 输出的拖尾效应：

• DAC 切换后输出不能瞬时到达目标值，存在指数衰减拖尾 $v(t)\propto e^{-t/{\tau }_{DAC}}$
• 拖尾延长有效脉冲宽度，等效于 ELD 增加
• 对 NRZ DAC：拖尾与下一周期叠加，产生码间干扰
• 对 RZ DAC：归零期提供恢复时间，拖尾影响较小
• 设计约束：${\tau }_{DAC}<T_s/10$ 以将 lingering 控制在可接受范围

Sine-shaped DAC（§4.7.4）

Rosa 介绍了正弦形状 DAC 作为抖动最优方案：

• DAC 脉冲形状为正弦半波：$p(t)=\sin (\pi t/T_s)$，$0\le t\le T_s$
• 边沿斜率为零（$dp/dt{|}_{t=0,T_s}=0$），时钟抖动对脉冲面积的影响趋于零
• 抖动噪声理论上可以完全消除
• 实现挑战：需要精确的电流波形生成，通常用分段近似

全 DAC 类型抖动性能汇总

DAC 类型	抖动噪声	线性度	实现复杂度
NRZ	高	好	低
RZ	中–高	最好	中
SC	低	差	中
FIR（$M$ 抽头）	低 $1/M$	好	中–高
Sine-shaped	最低	中	高

差异定位：Pavan Ch.9 侧重 FIR DAC 的理论和补偿；Rosa 增加了 lingering 效应分析、sine-shaped DAC和 全 DAC 类型抖动性能汇总。