Class-D自举偏置电路

自举偏置电路为Class-D半桥拓扑中的上管栅极驱动器提供浮地偏置电源，看似简单实则是系统可靠性的关键——其设计必须应对开关节点的高dv/dt、VS欠冲过充、最小占空比约束等多重挑战。

1. 自举电路基本原理

1.1 工作场景

半桥拓扑中上管MOSFET的偏置电源浮动于开关节点（VS）之上：

• 低端连接至上管源极（即VS）
• VS在负轨（−48V）和正轨（+48V）之间以极高dv/dt切换
• 无法使用常规地参考电源

1.2 自举充电机制

当下管导通时，VS被拉低至接近负轨电位。此时：

$$V_{CBOOT}\approx V_{dd}-V_D$$

其中 $V_D$ 为自举整流二极管D1的正向压降（约1V）。

关键约束：下管必须导通足够时间才能为$C_{BOOT}$充电。若$C_{BOOT}$电压下降到上管驱动器的关断UVLO阈值以下，上管将关断，导致正半周输出崩溃和严重失真。

2. 自举电路设计要素

2.1 功率需求计算

上管驱动器所需总功率包括：

• 驱动器静态功耗（on-state）
• MOSFET动态栅极驱动功率
• 自举二极管反向恢复和漏电流损耗
• 其他负载

2.2 VS欠冲与$C_{BOOT}$过充机制

正常工作时，VS等于负轨电压，$C_{BOOT}$充至约11V（$V_{dd}=12V$，$V_D=1V$）。

高电流切换时，上管关断瞬间电感电流维持不变，必须通过下管体二极管续流。由于体二极管正向恢复时间和电路寄生电感，VS会欠冲至远低于负轨电压（可能超过−5V）。

过充路径：VS欠冲 → D1阳极（接$V_{dd}$）与阴极（通过VS欠冲拉低）之间压差增大 → $C_{BOOT}$被充至过高电压。

$$V_{CBOOT\_overcharge}=V_{dd}+|V_{undershoot}|-V_D$$

例如：$12V+5V-1V=16V$（可能超出GaN器件栅极安全范围）

3. 带内部开关的自举电路

3.1 P-MOSFET受控开关

部分栅极驱动器IC（如LMG1210）在自举整流管与$V_{dd}$之间串联P-MOSFET开关$Q_{BS}$：

• 死区期间（$t_1$-$t_2$, $t_3$-$t_4$）：$Q_{BS}$关断 → 阻止$C_{BOOT}$在VS欠冲时过充
• 下管导通时：$Q_{BS}$导通 → 正常充电
• 充电仅在受控时段发生，避免死区期间的异常充电

3.2 GaN受控开关方案

EPC提出使用小型增强模GaN FET作为自举开关，实现极快的开关速度。

4. 完全浮地栅极驱动电源

4.1 自举变压器方案

使用反相栅极驱动器IC + 栅极驱动变压器构建自激振荡DCDC转换器：

优势：

• 完全消除VS欠冲和$C_{BOOT}$过充问题
• 变压器隔离电压额定值（通常1500V）匹配应用需求
• 低绕组间电容和低漏感（栅极驱动变压器本身就是为此位置设计的）
• 可产生多个独立浮地电源（双绕组二次侧）

设计要点：

• 使用1:1变压器，单初级绕组
• V-μsec额定值必须满足工作条件（双极驱动时可加倍）
• 绕组间电容影响功耗和EMI，漏感影响信号保真度和振铃
• 低绕组间电容与低漏感是矛盾目标，需专业变压器设计

4.2 推挽变压器驱动方案

使用SN6507推挽驱动器IC + 中心抽头初级变压器：

• 栅极驱动变压器通常只有单初级绕组，但可反向使用（二次侧作为驱动侧）
• 中心抽头配置可通过双二次绕组串联实现
• 绕组参数（电容、漏感）是互易的，与方向无关

4.3 多输出浮地电源

单驱动电路 + 双独立二次绕组变压器可同时产生：

• 上管浮地偏置（参考VS）
• 下管隔离偏置（参考负轨）
• 初级侧参考电路地（0V），由地参考电源供电

5. 自举预充电电路

在某些设计中，为避免启动”pop”噪声，需要在PWM开关开始前预充$C_{BOOT}$：

5.1 电阻分压预充

利用$R_{B1}$和$R_{B2}$从电源轨向$C_{BOOT}$提供静态充电电流：

设计实例（±48V电源，$C_{BOOT}$预充至10V，驱动器静态电流300μA）：

$$R_{B2}=\frac{48V}{300\mu A}=160k\Omega \to 158k\Omega (1\%)$$ $$R_{B1}=\frac{38V}{300\mu A}=126.7k\Omega \to 124k\Omega (1\%)$$

功耗校验（最坏情况，输出卡在电源轨）：

$$P_{RB2}=\frac{96^2}{158k}=58.3mW(\text{选0.1W额定})$$ $$P_{RB1}=\frac{86^2}{124k}=59.9mW(\text{选0.1W额定})$$

推荐使用0805封装电阻（RCWV=150V），0603仅额定50V。

6. 设计要点总结

问题	解决方案
$C_{BOOT}$欠压	保证最小下管占空比，适当增大$C_{BOOT}$
$C_{BOOT}$过充	受控自举开关（P-MOSFET/GaN）
启动pop噪声	预充电电路 + 数字启动序列
高dv/dt干扰	最小化浮地电源元件尺寸和环路面积
多通道设计	每通道上管需独立浮地电源；下管可共享偏置

参考文献

• EPC. (2016). Development Board EPC9066 Quick Start Guide.
• Fairchild/Onsemi. (2007). FAN3100 Single 2A High-Speed Low-Side Gate Driver, Rev. 1.0.4.
• Infineon/IR. (2013). IRS2092 Protected Digital Audio Amplifier (p.13 pin diagrams).
• Pulse Electronics. (2020). SPM2007_61 SMT Gate Drive Transformers.
• Skyworks. (2021). High-Side Bootstrap Design Using ISOdrivers, AN486 Rev. 0.3.
• Texas Instruments. (2019). LMG1210 200-V Half-Bridge MOSFET/GaN FET Driver, SNOSD12D.
• Texas Instruments. (2022). SN6507 Push-Pull Transformer Driver, SLLSFM0A.

相关页面

• Class-D栅极驱动电路 — 自举电源的负载
• Class-D半桥全桥功率级 — 自举电路的工作环境
• Class-D电平转换电路 — 驱动信号隔离
• Class-D辅助电路与UVLO — UVLO与自举电源交互
• Class-D PCB布局与热设计 — 浮地元件布局约束