多级 IADC 与扩展计数 ADC

对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.4 核心内容：当单级 IADC 受限于低 OSR 时，通过多级级联（MASH）或两步式操作以更简单的电路实现更高的噪声整形阶数——扩展计数 ADC 利用第一级最后积分器输出作为残差馈入第二级，实现近乎免费的精度提升。 参考文献：Harjani & Lee (1998), IEEE TCAS-II; Agah et al. (2010), IEEE JSSC

前后关系

前置知识：单级IADC时域分析与设计流程建立了精度与阶数 L 和周期数 M 的 $M^{2 L + 1}$ 关系。当 OSR（M）受限时，提高阶数 L 是更高效的选择，但极高阶单级 IADC 面临稳定性和功耗问题。

连接关系：

MASH级联ΔΣ调制器原理 — MASH 原理在多级 IADC 中直接沿用
MASH噪声泄漏与失配效应 — 多级 IADC 也面临类似的失配噪声泄漏问题
IADC设计实例22-bit单比特与两步式 — §12.5.2 展示了具体两步式设计
多级ΔΣ调制器与Leslie-Singh结构 — 多级噪声取消的另一种思路

为什么需要多级结构？

单级 IADC 的精度由下式决定：

SQNR \propto M^{2 L + 1}

当信号带宽较宽（低 OSR）时， $M$ 无法取很大值。提高 $L$ 是提升精度的途径，但：

高阶单级 ΔΣ 调制器的稳定性约束限制 NTF 的 OBG
更多积分器 → 更多功耗和面积
条件稳定问题在高阶时恶化

多级（MASH）结构是解决这一困境的标准方案。

MASH IADC

原理

MASH IADC 直接沿用 §5（MASH级联ΔΣ调制器原理）的思想：

第一级产生粗估计
通过模拟减法得到第一级的量化误差 $e_{1}$
第二级对 $e_{1}$ 进行再量化
数字组合后高阶量化噪声被抵消

优点

低阶环路的稳定性远好于高阶：每个子级使用二阶或一阶环路
误差逐级减小：若第一级用多比特量化器， $e_{1}$ 的幅度远小于满量程
可加入级间增益：将 $e_{1}$ 放大 $A_{1}$ 倍后再送入第二级，第二级输出衰减 $1/ A_{1}$ → 最终误差进一步降低

极低 OSR 的极限案例

文献 [7] 描述了一个 8 级 MASH IADC，在 OSR 仅为 3 时实现了 12-bit 精度！这展示了多级架构在极低 OSR 场景下的强大能力。

扩展计数 ADC（Extended Counting ADC）

核心思想

扩展计数 ADC 是基于 MASH 的经济版，利用了单级 IADC 的特殊性质。

由 (12.8) 回顾：单级 IADC 的总转换误差是缩放后的最后量化误差 $e [M]$ 。在低失真结构中，此误差可从最后积分器的输出 $x_{3} [M]$ 直接获得（公式 12.2）：

e [M] \propto x_{3} [M] \cdot \frac{b c _{1} c _{2}}{2} \cdot inv (G)

因此，无需模拟减法器即可提取残差。

架构

第一级（IADC）：u → [IADC 调制器] → [数字滤波器（粗估计 MSB）]
                                   ↓
                 x3[M]（最后积分器输出 = 残差，含量化误差）
                                   ↓
第二级（SAR/Nyquist ADC）：[量化残差] → [数字校正] → LSB
                                   ↓
                            数字组合 → 总输出 (MSB + LSB)

第二级直到周期 M-1 才激活，转换 $x_{3} [M]$ 的同时第一级处理输出。若 $N_{LSB} ≪ M - 1$ ，操作可完全流水线化。

参考设计

图 12.5 展示了 [12] Agah et al. 的扩展计数 ADC：

第一级：低失真二阶 IADC
第二级：SAR ADC（逐次逼近）
性能：0.5 MHz BW 下 SNDR=86 dB
适用于生物传感器阵列

两步式 IADC（Two-Step IADC）

两步式 IADC 是多级思想的另一变体，核心是用 $N$ 个放大器实现 $(2 N - 1)$ 阶的 SQNR。

工作原理（图 12.12）

第 1 步（ $M_{1}$ 个时钟周期）：

电路配置为二阶前馈 IADC
结束时第二级积分器 $x_{2} [M_{1}]$ 保持的是量化误差的模拟形式
积分器 1 和 2 被复位

第 2 步（ $M_{2}$ 个时钟周期）：

电路重新配置：第二积分器变为 S/H 输入级
剩余电路变为一阶 IADC
对 $x_{2} [M_{1}]$ 进行量化

输出组合：两阶段结果加权求和 → 最终估计

最优分配

对于总周期数 $M = M_{1} + M_{2}$ ，最优时钟分配使量化噪声最小：

M_{1} = \frac{2}{3} M, M_{2} = \frac{1}{3} M

这是由扩展阶数 $(2 N - 1)$ 的噪声功率表达式求导得到。

实例参数

参考 [15] Chen et al. (2015) 的设计：

$M = 192$ , $M_{1} = 128$ , $M_{2} = 64$
三阶等效（ $2 \times 2 - 1 = 3$ ）但只需两个积分器
65nm CMOS, 0.2 mm²
DR = 99.8 dB, SNDR = 91 dB, BW = 250 Hz
功耗 = 10.7 μW
FoMs = 0.76 pJ/conv, FoMS = 173.5 dB

对运放增益的敏感度

图 12.15 显示两步式 IADC 对运放直流增益不敏感——增益从 120 dB 降至 60 dB 时 SQNR 仅下降约 20 dB。这是因为误差仅在第二步中引入，受前馈结构保护。

SQNR 对比（图 12.14）

在相同总周期数下：

两步式 IADC2 ≈ IADC3（三阶单级）
单级 IADC2（二阶）比上两者差 ~10-20 dB
结论：两步式以几乎相同精度节省一个运放

三种多级架构对比

特性	MASH IADC	扩展计数 ADC	两步式 IADC
硬件开销	高（完整复制各级）	低（共享积分器）	低（重配置）
精度提升	$\propto$ (各级NTF乘积)	$\propto M^{2 L + 1}$	$N \to 2 N - 1$
残差获取	模拟减法	$x_{L} [M]$ 直接	$x_{2} [M_{1}]$ 直接
第二级需求	ΔΣ 调制器	任意 Nyquist ADC	重配置为 IADC
对匹配要求	高（噪声泄漏）	中	低（运放增益不敏感）
典型 OSR	极低（3-8）	中（16-64）	中（64-256）

关键洞察

“扩展计数”命名的由来：传统双斜率转换器（counting ADC）通过长时间计数达到高精度；扩展计数 ADC 先用 ΔΣ 方式”粗计数”得到 MSB，再用第二级量化残差来”扩展精度”得到 LSB——这是对双斜率概念的现代诠释。
扩展计数的关键优势在于不需要模拟减法：低失真 CIFF 的 $x_{3} [M]$ 直接包含量化误差信息——这是其他结构（如 CIFB）所不具备的便利。
两步式本质上是”时间复用放大器”：在第一步和第二步中使用同一组放大器完成不同任务——以转换时间换硬件成本。最优时钟分配 $M_{1} = 2 M /3$ 的直觉是：第一步精度决定 MSB，应占用更多时间。
MASH IADC 在极低 OSR 场景无可替代：当 OSR<8 时，单级 IADC 即使使用高阶 L 也无法达到足够精度。MASH 的级联误差抵消性质使其在 OSR=3 时仍可实现 12-bit 精度。

参考文献

Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §12.4. IEEE Press/Wiley.
Harjani, R. & Lee, T. A. (1998). “FRC: A method for extending the resolution of Nyquist-rate converters using oversampling.” IEEE Trans. Circuits Syst. II, 45(4), 482–494.
Agah, A. et al. (2010). “A high-resolution low-power incremental ADC with extended range for biosensor arrays.” IEEE J. Solid-State Circuits, 45, 1099–1110.
Chen, C.-H. et al. (2015). “A micro-power two-step incremental analog-to-digital converter.” IEEE J. Solid-State Circuits, 50(8), 1796–1808.
Caldwell, T. C. (2010). “Delta-sigma modulators with low oversampling ratios.” Ph.D. thesis, Univ. Toronto. — 8 级 MASH IADC, OSR=3.

KnowledgeWiki

探索

多级IADC与扩展计数ADC

关系图谱