Ivanov OpAmp Ch9: 从结构到电路
本章展示一个完整的上下而下OpAmp设计实例——从结构概念、晶体管尺寸选择到流片验证，使用0.5μm单N阱CMOS工艺，设计指标：50μA总静态电流、2.2-5.5V电源、轨到轨输入输出、5MHz GBW。本文基于Ivanov & Filanovsky (2004) Ch.9提炼。
前后关系
前置知识：
- Ivanov OpAmp Ch4 - 增益结构与频率补偿 — 增益结构与补偿
- Ivanov OpAmp Ch5 - 输入级设计 — 输入级设计技术
- Ivanov OpAmp Ch6 - 中间放大级 — 折叠共源共栅设计
- Ivanov OpAmp Ch7 - Class AB输出级 — 输出级设计
- Ivanov OpAmp Ch3 - 偏置电路 — 偏置核心设计
本书内部链条：
- Ch.1-Ch.8（各章技术）→ Ch.9（本文：完整设计流程）
- Ch.9是全书综合应用章，展示结构设计方法论从理论到实践
外部关联：
- 运算放大器设计 — OpAmp设计整体体系
- 两级Miller运放设计 — 类似的两级运放设计流程
§9.0 设计概述
设计规格
| 参数 | 目标 |
|---|---|
| 总Iq | 50μA（典型） |
| 电源范围 | 2.2-5.5V |
| 失调（3σ） | < 5mV |
| 轨到轨输出 | 5mA负载时距轨<100mV |
| 摆率 | 2V/μs |
| 输入 | 轨到轨 |
五步设计流程
- 理想宏模型仿真：偏置→理想源，仅保留输入对和输出器件。确定最大带宽、补偿方案、噪声特性、电流预算分布
- 添加功能增强单元（宏模型）：证明放大器按预期工作，定义各单元要求
- 生成电路实现：验证单元与宏模型的接近程度，关注边界/过载操作
- 逐个替换宏模型为实际电路：评估寄生效应的影响
- 全电路仿真：所有温度/工艺角验证
设计哲学
- “足够好”（Good Enough）原则：晶体管尺寸和偏置电流的选择通常只需常识即可。对参数敏感的电路不是好电路。
- 如果单元性能不够好 → 设计者应寻找新的结构解（不同拓扑），而非微调尺寸
§9.1 晶体管尺寸与偏置通则
CMOS晶体管尺寸
关键参考数据（每个工艺需要）：
- VTH标称值及边界
- Vmtch（匹配系数）——用于面积=失调折衷
- ID vs W（L=Lmin和L=2μm，Vgs=VTH）——弱/强反型边界（Fig. 9-1）
- ID vs Vgs（W=20μm）——强反型选择（Fig. 9-2）
- gm vs W（ID=1μA）——gm控制极限（Fig. 9-3）
窄沟道效应：窄晶体管为通等电流需更大面积 → 更多寄生 → 优先使用宽管
双极晶体管尺寸
| 参数 | 用途 |
|---|---|
| IKF | 决定指定电流下的最小尺寸 |
| 集电极/发射极体电阻 | 检查是否进入饱和 |
| 最小尺寸基极体电阻 | 噪声关键管：r_body < VT/IC |
偏置电流分配
| 部分 | 占比 | 决定因素 |
|---|---|---|
| 输入级尾电流 | 70-80%（关键电流） | 噪声、带宽、摆率 |
| 输出级Iq | 无负载时gmout由Iq定义 | 容性负载容限 |
| 其他偏置 | 1%甚至0.1% | 受结漏电限制（高温<10pA） |
§9.2 第一步：输入/输出器件与电流
输入对尺寸
- 失调要求（3σ=5mV，1σ=1.6mV）→ (WL) > (Vmtch/1.6)² > 250μm²
- 尾电流 = 10μA（总预算20%）
- PMOS：W/L=300/1（15个20/1器件），NMOS：W/L=200/2（10个20/2器件）
- 弱反型操作，gm≈ID/2VT
输出器件尺寸
- 最大Vgs（2.2V电源）= 1.5-1.6V，5mA ID
- PMOS：W > 600μm（30×20/0.5），NMOS：W > 200μm（10×20/0.5）
- 最小L=0.5μm → 实际为最小尺寸的2倍以覆盖工艺/温度变化
简单OpAmp仿真（Fig. 9-4）
只含输入对 + 单输出管（MN或MP）+ 理想偏置：
- 无补偿时相位过零点 = 30-40MHz → 定义最大可达带宽
- 1pF Miller补偿 → GBW≈6MHz，PM≈65°（无容性负载）
- 300pF负载 → PM降为6°
- 输入参考噪声：HF噪声40nV/√Hz，1/f拐角70-100Hz
§9.3 折叠共源共栅
尺寸选择（Fig. 9-8）
| 器件 | 尺寸 | 理由 |
|---|---|---|
| IF | 5μA（尾电流一半） | 仅需2V/μs摆率 |
| 镜像管M2/M3 | 源退化20kΩ，(W/L)PMOS=60/6，NMOS=30/10 | 压低gm，匹配输入对面积>300μm² |
| 共源共栅管M6/M8 | 最小L，M8=100/0.5，M6=30/0.5 | 最大化gm，最小化寄生 |
| VN | VgsM7 + 450mV | M6源极需要≥100mV Vds |
| VP | VgsM9 + 500mV | M8需要≥200mV Vds |
仿真修正
- 电流镜延迟 → 增益/相位在单位增益频率附近出现凹陷，PM降至40°
- 方案：减小镜像管尺寸 + 增大源退化电阻压降
- 闪烁噪声增加3倍 → 增加NMOS镜像管面积或增大退化电阻
- 最终：R=20kΩ，(W/L)2,3=30/1，(W/L)3,4=40/1 → 带宽增加→CM增至2pF
§9.4 Class AB输出级
电路实现（Fig. 9-11）
替换Fig. 9-8中MN/I1和MP/I1为Fig. 7-6a的简单Class AB版本。
关键尺寸：
| 器件 | 尺寸 | 说明 |
|---|---|---|
| M10（NMOS侧） | 10/1μm（5×2/1） | 强反型，低gm |
| M11（PMOS侧） | 30/2μm（5×6/2） | M11体连源（防漏电） |
| IF分配 | 2.5μA到M10/M11各 | 均分 |
VAB栅压发生器
简单版本（Fig. 7-6b）：
- M1匹配MN，M2匹配M10
- Iq变化大（Fig. 9-12b：IDMP从25μA变到85μA）→ 不可接受
改进版本（Fig. 9-13、9-14）[118]：
- 反馈环路使MPs漏压跟踪MP漏压（PMOS侧）
- NMOS侧同理（Fig. 9-14a/b）
- 改进后Iq变化 < 20%
M10漏电问题（Fig. 9-15）
单N阱工艺中M10的体是衬底 → 5V时Vds≈4V → 漏-体漏电降低OpAmp DC增益。
解决方案：反馈环路M12/M13 + M10A → 保持M10漏压小 → 漏电流可忽略
- 环路两级增益 → 需补偿（0.05pF电容在M10A栅漏间）
- I10=0.5μA，M12/M13=1/5，M10A=1/0.5
输入级切换（尾电流开关）
- PMOS/NMOS差分对在弱反型工作 → 切换时gm保持恒定
- 简单尾电流开关（V1 + M12 + M13-M16镜像）即可
- M12尺寸：60/0.5（3×20/0.5），镜像管较小
仿真验证
- Class AB静态电流稳定（Fig. 9-16a），输入误差无突变（Fig. 9-16b）
- 距轨100mV内（5mA负载）
- DC增益≈94dB（500Ω负载，可进一步改善）
- 正摆率2.6V/μs，负摆率2.2V/μs
- 容性负载稳定至1nF
§9.5 增益提升与浮动电流源
增益提升实施（Fig. 9-19a/b）
- 选择Fig. 4-7结构，增益提升放大器自身也被增益提升（Fig. 6-11d）
- 所有偏置电流=0.5μA
浮动电流源实施（Fig. 9-19c）
- 选择Fig. 6-5结构
- 需电容C0加速折叠共源共栅电流镜高频行为
- M9：5/10（10个器件），MPs：5/10
- 参考电流=0.5μA
最终电路（Fig. 9-21）
完整的OpAmp原理图，含所有单元：
- 输入级（PMOS+NMOS差分对）
- 折叠共源共栅 + 浮动电流源
- 增益提升放大器
- Class AB输出级
- 偏置电路
增益提升后（Fig. 9-20）：
- DC增益显著提高（>100dB）
- 输入误差曲线平滑
§9.6 偏置电路
所需电流类型
| 类型 | TC | 用途 |
|---|---|---|
| gm匹配 | 正TC | 输入级尾电流（保持gm²恒定） |
| 负TC | — | 折叠共源共栅（防三极管区） |
| 零TC | — | 其余电路（稳定Iq） |
偏置核心（Fig. 9-22）
gm匹配核心：M0/M2 + R1/R2/R3 + 电流输入放大器M5-M9/M11-M12/M13
- M0尺寸 ≈ 输入器件工作区
- M0/M2电流 = 0.25μA
- R1/R2压降≈300mV
负TC Vbe/R核心：Q2 + 反馈Q2-M19-M20-M22-M23-Q2
- ID22 ≈ Vbe/R6（R6大时）
零TC构成：M25负TC电流 + M18正TC电流 → 求和
级联偏置电压
- Vpcsc = (Vdd - Vgs27 - Vbe3) — PMOS级联管栅压
- Vncsc = (Vgs31 + Vbe4 - ID30·R7) — NMOS级联管栅压
尾电流源
- 级联镜像M38/M39/M40 + 输出阻抗提升（Fig. 3-14）
- 正TC以保持输入级gm²恒定（§3.2）
§9.7 设计收尾
最终仿真
- AC开环增益/相位（扫负载电阻/电容/电流/共模电压）
- 大/小信号阶跃瞬态（跟随器/负单位增益）
- 进出输出饱和瞬态（过载恢复）
以上在所有工艺角和温度范围重复。
最终参数（Table 9-1）
| 参数 | 典型值 |
|---|---|
| 输入失调 | 1-5mV |
| 温漂 | 10μV/°C |
| 输入电压范围 | (V-)-0.3V 至 (V+)+0.3V |
| 噪声密度@1kHz | 50nV/√Hz |
| 开环增益（500Ω负载） | 100dB |
| 输出摆幅距轨（5mA） | 100mV |
| 输出电流 | 20mA |
| GBW | 5-7MHz |
| 摆率 | 2V/μs |
| 容性负载稳定 | 1000pF |
| 电源范围 | 2.2-5.5V |
| 静态电流 | 50-60μA |
| 温度范围 | -55~125°C |
版图准备（Fig. 9-25、9-26）
- 版图信号路径沿晶片轴直线（输入级→折叠共源共栅→输出器件）
- 偏置/增益提升等辅助单元放置两侧
- 空余区域填充电源旁路电容
- 高电流总线采用宽金属线（Fig. 9-21粗线标示）
- 输出级使用独立电源节点
关键公式汇总
| 公式 | 说明 |
|---|---|
| σ(Voff) = Vmtch/√(WL) | 输入对匹配决定面积 |
| (WL) > (Vmtch/1.6)² = 250μm² | 本例失调要求 |
| gm(弱反型) ≈ ID/(2VT) | 输入对跨导 |
| GBW = gm1/(CM+Cgd) | 两级OpAmp带宽 |
| ωL = gmout/CL | 负载电容引入极点 |
| Vout距轨 < 100mV @5mA | 输出驱动要求 |
| Iq变化 < 20% | 改进VAB后Iq稳定性 |