ESD系统级设计
概述
Ch.8 将 ESD 保护提升到 系统层面。系统级 ESD 与芯片级（HBM/CDM）的根本区别在于：系统需要在 工作状态 下承受 ESD 事件，且放电能量高 1-2 个数量级。本章重点讨论 片上系统级保护（on-chip system-level protection）的实现方法。
§8.1 系统级ESD标准与规范
芯片级 vs 系统级 ESD
| 特性 | 芯片级（HBM/CDM） | 系统级（IEC） |
|---|---|---|
| 标准 | JEDEC / ESDA | IEC 61000-4-2 |
| 测试条件 | 不供电 | 正常工作供电 |
| 峰值电流 | 1.33-3.75 A | 15-30 A |
| 上升时间 | 2-10 ns | 0.7-1 ns |
| 脉冲能量 | 低 | 高（10-100×） |
| 失效判断 | 物理损坏 | 功能中断/损坏 |
IEC 61000-4-2 波形参数
| 等级 | 测试电压 | 峰值电流 | 备注 |
|---|---|---|---|
| 1 | 2 kV | 7.5 A | 低风险环境 |
| 2 | 4 kV | 15 A | 办公环境 |
| 3 | 6 kV | 22.5 A | 工业环境 |
| 4 | 8 kV | 30 A | 严酷环境 |
IEC 脉冲波形特征
接触放电模式：上升时间 ，峰值电流 （4 kV 等级）。
与 HBM（， @ 2 kV）相比，系统级 ESD 的 能量高 10-100×，上升时间更快。
§8.2 片上HMM测量方法
人体金属模型（HMM）
HMM 是一种 片上等效 系统级 ESD 测试方法，使用 IEC 61000-4-2 波形直接对 IC 引脚放电：
- 无需 PCB 或系统环境即可评估片上系统级保护能力
- 可在晶圆级完成测试
- 结果与系统级测试有良好相关性
HMM 测试配置
ESD Gun (IEC 61000-4-2)
│
│ 接触放电
▼
┌───────┐
│ DUT │
│ (片上) │
└───────┘
│
▼
接地参考板（GND）HMM 的关键挑战
- 片上保护钳位必须在 < 1ns 内开启
- 峰值电流高达 15-30 A，需要大尺寸器件
- 片上钳位的 必须 >= 系统级规格
§8.3 系统级引脚的片上ESD设计
片上系统级保护策略
对于系统级引脚，仅靠传统 HBM 钳位不够，需要专用系统级方案：
方法一：大尺寸主动钳位
- 扩大传统 RC 触发 NMOS 钳位尺寸
- 优势：设计方法成熟
- 劣势：面积大，触发速度可能不够
方法二：SCR 基系统级钳位
- 利用 SCR 的高电流密度能力
- 需解决保持电压（latch-up 风险）
- 触发速度需 < 1ns
方法三：两级保护
System Pin ──┬── [粗保护：HV SCR/TVS] ──┬── [细保护：LV Clamp] ── Internal
│ │
└── 配合片外 TVS ────────────┘片上 vs 片外保护协同
| 保护层级 | 元件 | 功能 |
|---|---|---|
| Level 1 (片外) | TVS / MLCC | 吸收主要 ESD 能量 |
| Level 2 (PCB) | 串联电阻 / 磁珠 | 限流和滤波 |
| Level 3 (片上) | 系统级 ESD 钳位 | 精细电压限制 |
| Level 4 (片上) | 内部电路自保护 | 最终防线 |
§8.4 热插拔（Hot Swap/Hot Plug-in）
ESD 挑战
热插拔发生在系统带电时插入/拔出组件：
- 连接器引脚接触时可能产生 ESD-like 瞬态
- 大电流对大电容充电
- 不同于标准 ESD，能量持续时间更长（us-ms 级）
保护要求
- ESD 钳位在热插拔过程中必须保持关断
- 上电斜率不影响 ESD 钳位触发
- 需要 预充电不敏感 的钳位设计
设计对策
- RC 时间常数 >> 上电时间（主动钳位）
- 电压基准型触发（不依赖 dV/dt）
- 系统级 PMIC 集成软启动功能
§8.5 系统级封装（SOP）保护
SOP 的 ESD 考虑
- 多个 die 封装在一起，共享电源/地
- 内部互连增加了 ESD 路径复杂性
- 不同 die 使用不同工艺，ESD 耐受能力各异
SOP 保护策略
- 每个 die 的电源域单独保护
- die-to-die 接口使用域间隔离
- 共享 substrate / leadframe 的 ESD 路径分析
§8.6 分立元件的ESD鲁棒性
分立器件 ESD 特性
分立元件（单 MOSFET、二极管、电阻、电容）的 ESD 鲁棒性：
| 元件 | 主要失效模式 | 典型 HBM 等级 |
|---|---|---|
| 功率 MOSFET | 栅氧击穿 / 寄生 BJT snapback | 1-4 kV |
| 齐纳二极管 | 结熔融 / 金属化失效 | 2-6 kV |
| 薄膜电阻 | 电阻体开裂 / 端头熔化 | 1-3 kV |
| MLCC 电容 | 介质击穿 / 内部开裂 | 1-4 kV |
分立元件 ESD 保护
- 分立元件本身的 ESD 能力有限，通常需要额外的 ESD 保护
- 外部 TVS 是最常用的分立 ESD 保护元件
- 电阻/磁珠配合 TVS 形成两级保护
系统级ESD设计要点
- 片上系统级保护 ≠ 放大 HBM 钳位：系统级需要全新的设计方法
- 开启速度至关重要：IEC 61000-4-2 的 < 1ns 上升时间要求极快触发
- 能量管理：系统级 ESD 能量比 HBM 高 10-100×，片上钳位必须能吸收
- 协同设计：片上 + 片外（TVS + PCB）的协同是关键
- HMM 验证：片上系统级保护能力可通过 HMM 测试验证
- 热插拔考虑：上电/热插拔场景下钳位不能误触发
- 分立元件：系统板上分立元件的 ESD 鲁棒性也不可忽视
关联页面
- 本书：ESD Design for Analog Circuits 深度解析
- 前置概念：ESD防护网络设计、ESD电源管理设计
- 同级参考：ESD测试模型与系统级模型（Voldman 标准模型）