SC-ΔΣ 调制器的高层设计与开关电容积分器

涵盖章节：§7.1–§7.3，书页 165–173 前后关系：在 Ch.4（NTF 理论/环路拓扑）和 Ch.5（MASH 级联架构）之后，本章进入实际电路实现。后续概念页分别讨论放大器设计、开关/比较器/时钟，以及高阶调制器与高级技术。

前后关系

上游：CIFB与CRFB反馈环路滤波器拓扑（§4.7）提供系统级结构 → §7.2 动态范围缩放直接使用该拓扑
上游：ΔΣ环路状态空间描述（§4.8）中的 ABCD 矩阵 → §7.2.2 scaleABCD 函数
上游：一阶ΔΣ调制器（Ch.2）和二阶ΔΣ调制器MOD2原理（Ch.3）的 NTF/STF 基本概念
下游：SCΔΣ调制器的电容尺寸与放大器设计（§7.4-7.7）在此积分器基础上确定电容值和放大器参数
交叉：CT-ΔΣ调制（Ch.8）的连续时间积分器与本章 SC 积分器形成 DT vs CT 对比

原理介绍

§7.1 SCMOD2 设计概述

SCMOD2 是一个完整的二阶单 bit SC ΔΣ ADC 设计案例，目标规格：

信号带宽 $B W = 1$ kHz
动态范围 $D R \approx 100$ dB
采用高阶的 OSR = 500 因二阶环路能力有限
单 bit 量化（仅 1 个比较器）保证 DAC 本征线性
1.8 V 电源电压，单端输入 $[0, V_{DD}]$

§7.2 高层设计

NTF 选择：使用 MATLAB Delta-Sigma Toolbox 生成二阶 NTF：

synthesizeNTF(2, 500, 1) → 得到零点在 z=1 的二阶高通 NTF
单比特 ( $M = 1$ ) 量化器，量化步长 $Δ = 2$
仿真 SQNR 曲线验证理论值

拓扑与动态范围缩放：选择 CIFB（Cascade of Integrators with Distributed Feedback）拓扑，因反馈结构适合单端输入。关键步骤：

form = 'CIFB';
swing = 0.5;                 % 放大器输出摆幅 ±0.5 V
umax = 0.9*M;                % 输入最大 90% 满幅
[a,g,b,c] = realizeNTF(ntf,form);
b(2:end) = 0;
ABCD = stuffABCD(a,g,b,c,form);
ABCD = scaleABCD(ABCD, M+1, [], swing, [], umax);
[a,g,b,c] = mapABCD(ABCD, form);
% a = [0.1131 0.1829]; b = 0.1131; c = [0.4517 4.2369]

缩放后各积分器输出限制在 $\pm 0.5$ V。

§7.3 开关电容积分器

基本结构（图 7.5）：一个两相时序（ $ϕ_{1}$ / $ϕ_{2}$ ）的积分器。

工作原理：

$ϕ_{1}$ （采样相）： $C_{1}$ 充电至 $v_{i} [n]$ ， $C_{2}$ 保持上一周期电荷
$ϕ_{2}$ （传输相）： $C_{1}$ 左端接地，电荷被迫转移到 $C_{2}$

电荷守恒推导：

q_{2} [n + 1] = q_{2} [n] + q_{1} [n] (7.1)

取 z 变换：

Q_{2} (z) = \frac{Q _{1} ( z )}{1 - z ^{- 1}} (7.2)

代入 $Q_{1} (z) = C_{1} V_{i} (z)$ ， $Q_{2} (z) = C_{2} V_{o} (z)$ ：

V_{o} (z) = \frac{C _{1}}{C _{2}} \cdot \frac{z ^{- 1}}{1 - z ^{- 1}} V_{i} (z) (7.3)

寄生不敏感特性：无论杂散电容出现在左端还是右端，均不改变传输函数。这是 SC 电路实用化的关键。

多输入求和积分器（图 7.7）：

V_{o} (z) = (\frac{C _{1}}{C} V_{1} (z) + \frac{C _{2}}{C} V_{2} (z)) \frac{z ^{- 1}}{1 - z ^{- 1}} (7.4)

第二条输入支路可作为 1-bit DAC 反馈。

时序一致性检查（图 7.8）：

v [n] x_{2} [n + 1] x_{1} [n + 1] = Q (x_{2} [n]) = x_{2} [n] + c_{1} x_{1} [n] - a_{2} v [n] = x_{1} [n] + b_{1} u [n] - a_{1} v [n]

验证需逐条确认各状态变量在正确相位时刻可用。本书采用直接差分方程验证法（而非传统 z 域模块法），因 SC 电路中各输入可能具有不同的延迟属性。

§7.3.1 积分器变体

差分积分器（图 7.9）：输入和 DAC 电容独立，提供最大设计自由度。需满足：

输入共模 $V_{c m, u} = (u_{p} + u_{n}) /2$
参考共模 $V_{c m, re f} = (re f_{p} + re f_{n}) /2$
若 $V_{c m, u} \neq = V_{c m, i}$ （放大器输入共模），将引入共模误差

共享电容积分器（图 7.10）：同一电容组在 $ϕ_{1}$ 采样输入、 $ϕ_{2}$ 作 DAC 反馈。噪声比图 7.9 低 3 dB，但要求 $V_{FS} = V_{re f}$ ，且对共模失配敏感。

单端转差分积分器（图 7.11）：特别适合单端输入应用（如电压监测），输入范围为 $[V_{SS}, V_{DD}]$ 。采用电源轨作为参考的实用方案需要两步粗/细充电滤波器以抑制电源噪声 [1]。

第二积分器（图 7.12）：使用差分短路开关替代独立的共模电压节点，自动确定共模电平。

双采样参考积分器（图 7.13）：DAC 电容在 $ϕ_{2}$ 连接到相反参考极性，等效参考电压翻倍 → 噪声更低。

输入缩放（图 7.14）：通过电容分压将输入衰减 20% 以防调制器过载，代价是 2 dB SNR 损失和直流精度依赖于电容匹配。

关键洞察

#	洞察
1	高 OSR 是电路简化的”免费午餐”：OSR=500 使二阶环路也能达到 100+ dB DR，但代价是数字滤波更复杂
2	动态范围缩放是系统级到物理级的桥梁：通过 `scaleABCD` 将抽象 NTF 系数映射为实际电压摆幅约束，确定电容比
3	寄生不敏感 SC 积分器是 ΔΣ 电路的核心发明：两相电荷转移原理、叠加求和特性、杂散电容免疫，共同使得高精度系数由电容比决定
4	时序一致性验证替代传统 z 域方法：SC 电路中同一模块对不同输入可能有不同延迟属性，直接验证差分方程比抽象 z 域分析更可靠

参考文献

Yang, Y., et al. (2003). “A 114 dB 68 mW chopper-stabilized stereo multi-bit audio A/D converter.” ISSCC, 64-65.
Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §7.2-§7.3. IEEE Press/Wiley.
Delta-Sigma Toolbox (Appendix B), MATLAB Central File Exchange.

KnowledgeWiki

探索

SCΔΣ调制器的高层设计与开关电容积分器

关系图谱