此标签下有5条笔记。
Ortmanns & Gerfers《Continuous-Time Sigma-Delta A/D Conversion》深度解析
Ortmanns & Gerfers《Continuous-Time Sigma-Delta A/D Conversion》深度解析 Maurits Ortmanns 和 Friedel Gerfers 著 · Springer, 2006 · 约 250 页 · 7 章 · 3 附录 · 122 幅插图 sci-worx GmbH / Philips Semiconductors | 连续时间 ΣΔ 调制器设计的系统专著 书籍定位 属性内容全称Continuous-Time Sigma-Delta A/D Conversion: Fundamentals, Performance L...
CT-ΔΣ时钟抖动缓解与FIR反馈DAC
CT-ΔΣ 时钟抖动缓解与 FIR 反馈 DAC 缓解 CT-ΔΣ 调制器时钟抖动的方案涵盖从脉冲形状选择到 FIR 反馈 DAC 等架构级技术。其中 FIR 反馈 DAC 是最优雅的设计——通过半数字 FIR 滤波器 F(z) 将单比特输出变换为 M 抽头加权和，使反馈波形步高降低 20log10(M) dB，同时 NTF 可通过系数调谐 + 补偿 FIR 路径精确恢复。 前后关系 上下文：§9.3 揭示了 CT-ΔΣ 时钟抖动噪声的数学模型——带内抖动噪声 J∝(v[n]−v[n−1])2，与 transition 高度和 NTF 高频增益相关。§9.4-§9.5 在此基础上探讨如何从架...
CT-ΔΣ时间常数变化与时钟抖动
CT-ΔΣ 时间常数变化与时钟抖动 时间常数变化和时钟抖动是 CT-ΔΣ 调制器面临的两大物理层挑战。RC 乘积随工艺/温度变化可导致 NTF 畸变甚至调制器失稳，需 RC 调谐环（如 PLL 辅助调谐）将时间常数恢复到标称值的 ±5% 以内。时钟抖动的机制在 CT-ΔΣ 中与 DT-ΔΣ 本质不同——CT-ΔΣ 的抖动噪声来自反馈 DAC 的边沿抖动调制反馈波形，而非输入采样误差。 前后关系 上下文： §9.2 讨论时间常数变化对 NTF 的影响及 RC 调谐方法 §9.3 系统分析时钟抖动在 DT-ΔΣ 和 CT-ΔΣ 中的不同机制，覆盖 NRZ/RZ/单比特/多比特等场景 与 Ch.8 ...
Jitter基本概念与定义
Jitter 基本概念与定义 Jitter 是时钟边沿或数据边沿相对于其理想时间位置的偏差。一个时钟周期在 4GHz 时仅 250ps，1ps 的 RMS jitter 就可能使最小周期缩短至 243ps（概率 10−12），因此数字和混合信号设计必须为 jitter 预留充分的时序余量。 前后关系 前置知识： 采样理论基础 — 采样时钟的 jitter 直接影响采样精度 量化器理论与线性模型 — jitter 与量化噪声同为 ADC 的两大误差源 本书内部链条： Ch.1 定性引入 jitter 概念→Ch.2 §2.1 严格数学定义→Ch.2 §2.2 统计分析（Jitter统计分析与RJ...
DaDalt Jitter and Phase Noise 深度解析
DaDalt Jitter and Phase Noise 深度解析 Understanding Jitter and Phase Noise: A Circuits and Systems Perspective（Nicola Da Dalt, Ali Sheikholeslami, Cambridge 2018）是抖动与相位噪声领域第一本系统性的权威专著。全书从基本定义出发，历经统计描述、相位噪声关联、电路起源，最终覆盖数字电路、数据转换器、Wireline 和 Wireless 四大应用领域，理论与 Matlab 仿真代码并重。 书籍定位 属性内容全称Understanding Jitt...