此标签下有3条笔记。
PLL频率合成器
PLL 频率合成器 PLL 频率合成器是通信系统中生成稳定、可调谐 LO 信号的核心技术。整数-N 和分数-N 两种架构各有优劣，ΔΣ 分数-N 是目前最主流的高性能方案。噪声传播和带宽权衡是频率合成器设计的核心挑战。基于 Gardner Phaselock Techniques Ch.15 提炼。 前后关系 前置知识： PLL基本结构与传递函数 — PLL 基本传递函数 环路滤波器与电荷泵PLL — CP-PLL 是频率合成器的主流架构 相位噪声对PLL影响 — 相位噪声是频率合成器的核心指标 本书内部链条： Ch.15（本文）← Ch.2/Ch.7/Ch.12 — 集成传递函数、相位噪声、...
频率分频器设计
频率分频器设计 分频器是 PLL 频率合成器中实现频率编程的核心模块。从静态锁存器到注入锁定分频器，不同架构在速度、功耗和面积上各有取舍。基于 Razavi Design of CMOS Phase-Locked Loops Ch.15 提炼。 前后关系 前置知识： PLL频率合成器 — 分频器在 PLL 反馈路径中的角色 PLL基本结构与传递函数 — 分频比 N 对环路增益的影响 外部关联： 数字CMOS PLL架构与TDC-DCO设计 — DPLL 中的数字分频器 相位噪声对PLL影响 — 分频器噪声传递（20logN 恶化） 原理介绍 1.
电路中的Jitter与Phase Noise
电路中的 Jitter 与 Phase Noise 从物理层面理解 jitter 的产生：噪声电流对电容充电的时间不确定性→反相器延迟的随机性→振荡器中积累为随机游走过程。Lesson 模型和 ISF/LTV 分析为振荡器相位噪声提供了两个互补的分析框架。 前后关系 前置知识： Jitter基本概念与定义 — 时域定义 Jitter与Phase Noise关系 — 相位噪声频域表示 本书内部链条： Ch.4（本文）→ Ch.5-8 的应用层分析依赖 Ch.4 的电路 jitter 模型 → Ch.9（Jitter与Phase Noise高级统计概念）Lorentzian 谱源于振荡器模型 → ...