栅极驱动基础与功率级设计

栅极驱动器（Gate Driver）是连接控制信号与功率晶体管的接口电路，其输出级配置、栅极环路寄生参数和谐振/非谐振驱动效率是理解 HVCS 和 HVES 概念的基础。本节内容基于 Seidel & Wicht (2021) Ch.2。

---

栅极驱动器输出级

三种输出级配置

(a) CMOS inverter (PMOS pull-up + NMOS pull-down)：

• 简单常用，PMOS约为相同导通电阻NMOS的3倍大
• 高压PMOS的比电阻可达NMOS的30倍
• 适用于较小输出电流

(b) Two-NMOS output stage：

• 节省面积与成本，需自举电路为NMOS上拉管提供栅极过驱动电压
• 自举电容 $C_{B1}$ 通常很大，常用分立元件实现

(c) NMOS/PMOS hybrid：

• PMOS与NMOS上拉管并联避免自举电路
• 仍需要高压PMOS和较小但不可忽略的自举电容

基本栅极驱动操作与Miller平台

栅极驱动器的基本操作（§2.1.3, Fig. 2.2b）分为三个阶段：

1. 栅极充电至阈值：$V_{GS}$ 从 0 V 上升至 $V_{th}$，栅极电流对 $C_{GS}$ 充电，$I_D$ 保持为零
2. Miller 平台（Miller Plateau）：
   • $V_{GS}$ 超过 $V_{th}$ → $I_D$ 开始上升
   • $V_{GS}$ 到达 Miller 平台电压 → 晶体管开始放电 $C_{oss}(=C_{DS}+C_{GD})$
   • 栅极驱动器提供放电 $C_{GD}$ 所需的大电流，此时 $V_{GS}$ 维持恒定（平台期）
   • 此阶段持续到 $V_{DS}$ 下降至最小值
3. 栅极继续充电：$V_{DS}$ 达到最小值后，$V_{GS}$ 继续上升至 $V_{DRV}$

驱动强度的影响：

• 驱动器输出电流 $I_{G,source}$ 和 $I_{G,sink}$ 越大，$V_{GS}$ 变化率越快
• $\text{d}{I}_D/\text{d}t$ 和 $\text{d}{V}_{DS}/\text{d}t$ 的转换速度由驱动器强度决定
• 栅极电阻 $R_{G,on}/R_{G,off}$ 用于适配栅极电流和驱动速度，防止振铃或过冲 [12-14]

高输出电流能力的输出级占主导芯片面积，这是 HVCS 概念旨在解决的核心问题。

---

栅极环路寄生参数

栅极环路形成寄生谐振电路（$L_{loop}$、$C_G$、$R_{loop}$）：

$$D=\frac{R_{loop}}{2}\cdot \sqrt{\frac{C_{loop}}{L_{loop}}}=\frac{1}{2\cdot Q}\text{\hspace{1em}(2.1)}$$

• $D=1$ → 临界阻尼，无 $V_{GS}$ 过冲
• $D=0.7$ ($Q\sim 0.7$) → 轻微 $V_{GS}$ 过冲/欠冲
• 大 $L_{loop}$ 需更大 $R_{G,on}/R_{G,off}$ → 减慢栅极充放电速度

四种集成选项

选项	描述	特点
分立芯片	$C_{DRV}$、驱动器、晶体管各自独立	高灵活性，大 $L_{loop}$
$C_{DRV}$+驱动器同芯片	集成缓冲电容	减少连接，提高可靠性
驱动器+晶体管同芯片	单片共集成	显著降低寄生电感
全部同芯片	全集成	最低寄生电感

---

缓冲电容 $C_{DRV}$

缓冲电容压降：$Q_G=C_{DRV}\cdot \Delta V_C$

典型 $\Delta V_C\ll 0.5$ V，$Q_G=5$ nC → $C_{DRV}=10$ nF，对应 24 mm²（5 V poly-nwell 电容）→ 通常片外放置。

---

驱动效率

非谐振栅极驱动器（电压源硬开关）：

• $E_{in}=Q_G\cdot V_{DRV}$, $E_{out}=0.5\cdot C_G\cdot V_{DRV}^2$
• 效率固定为50%，与 $R_{loop}$ 无关

谐振栅极驱动器（如 HVES）：

• 通过电感充电，$L_{loop}$ 中的能量可回收 → 理论效率100%
• 实际 $R_{loop}$ 降低效率，大电感提高 $Q$ 值但降低驱动速度

---

功率晶体管详细结构

本节基于 §2.2 描述四种主要功率晶体管的内部结构，是理解驱动需求和开关损耗的基础。

硅晶体管（§2.2.1, Fig. 2.8）

Planar Silicon Power MOSFET（Fig. 2.8a）

• 垂直器件：源极在顶部，漏极在底部（衬底）
• 工作原理：栅极电压高于阈值 → p⁺ 区下方形成 n 型反型沟道
• 电压限制：提高击穿电压需低掺杂 n_epi 漂移区 + 高厚度 → 导通电阻剧增
• 适用电压：通常 ≤ 200 V

Superjunction MOSFET (SJMOSFET)（Fig. 2.8b）

• 结构创新：n_epi 区更高掺杂 → 更低比导通电阻
• 电荷补偿：p 掺杂沟槽提供补偿空间电荷区，不降低击穿电压
• 工作范围：∼200 V–900 V [50]

IGBT（Fig. 2.8c）

• 结构：比 MOSFET 多一个 p⁺ 集电层，行为类似双极晶体管
• 优势：极高电流能力 + 极低导通电阻
• 限制：少子器件 → 开关性能低于 MOSFET [51]
• 电压范围：400 V–1700 V，成本低于 SJMOSFET [51,52]

GaN 晶体管（§2.2.2）

详见 GaN功率晶体管栅极驱动特性。

• 横向器件：漏极/源极均在晶圆顶部
• 2DEG：AlGaN/GaN 异质结构 → 高导电二维电子气
• 增强型方案：p-GaN (EPC)、GIT (Panasonic, ~30 mA 栅极电流)、Cascode
• 优势：宽禁带、高临界电场、电子迁移率是硅的 2 倍

上述晶体管结构决定了各自对栅极驱动的特殊需求。

---

功率晶体管开关损耗

损耗类型	来源	优化方法
Transition losses	$I_D\times V_{DS}$ 交叠	快速开关
$C_{oss}$ 充放电	寄生电容	软开关 (ZVS)
反向导通	体二极管/准体二极管	三电平驱动
反向恢复	硅体二极管存储电荷	GaN 无此损耗

---

栅极驱动器类型分类

根据驱动方式（§2.1.6），栅极驱动器分为四类：

类型	工作方式	典型代表
Voltage-source controlled (硬开关)	栅极电流由栅极电阻 $R_G$ 决定	传统 CMOS 驱动器
Current-source controlled	输出级工作于饱和区，无栅极电阻	电流镜驱动
Charge-source controlled	利用高压电容释放电荷，通过 $\Delta V$ 控制	HVCS（第3章）
Energy-source controlled	谐振行为，电感储能传递	HVES（第4-5章）

HVCS 和 HVES 分别属于 Charge-source 和 Energy-source 控制类型，突破了传统 Voltage-source 驱动的效率极限。

---

典型栅极环路电感值

Appendix A（Fig. 2.17–2.18）给出了四种封装场景的典型环路电感：

场景	封装/配置	典型 $L_{loop}$
(1)	SOIC 封装驱动器 + SMD 分立器件	驱动连接 ~2.5 nH + SMD ~1 nH
(2)	QFN 封装驱动器	键合线 ~0.5 nH，面积更小
(3)	裸片驱动器 + 裸片晶体管	迹线 ~3 nH
(4)	裸片 + 直接键合	最小互连，可无需 $R_G$

这些参考值对估算栅极环路寄生和阻尼因子设计至关重要。

---

$C_{oss}$ 非线性损耗详细分析

Appendix B 深入分析了输出电容 $C_{oss}$ 的非线性充放电损耗。

线性 vs 非线性 $C_{oss}$

• 线性 $C_{oss}$（Fig. 2.19a）：充放电损耗相同，由 QV 曲线下面积表示
• 非线性 $C_{oss}$（Fig. 2.19b, 如 CoolMOS™ C7 [139]）：设计目标为最小化 $C_{oss}$ 导通损耗，实现准 ZVS 关断

损耗计算公式

$$E_{oss}=0.5\cdot C_{o(ER)}\cdot V_{+}^2\text{\hspace{1em}(2.7)}$$ $$E_{chargingLossCoss}=Q_{Coss}\cdot V_{+}-E_{oss}=(C_{o(TR)}-0.5\cdot C_{o(ER)})\cdot V_{+}^2\text{\hspace{1em}(2.8)}$$

其中 $C_{o(ER)}$ 为等效能量相关电容，$C_{o(TR)}$ 为等效时间相关电容。

硅 vs GaN $C_{oss}$ 损耗对比

Table 2.1（@ $V_{+}=400$ V）：

参数	Si CoolMOS IPP65R065C7 (700 V, 33 A)	GaN GS66508T (650 V, 30 A)
$C_{oss}$	48 pF	65 pF
$C_{o(ER)}$	100 pF	88 pF
$C_{o(TR)}$	1110 pF	142 pF
$E_{oss}$	8 μJ	7 μJ
$E_{chargingLossCoss}$	170 μJ	16 μJ

关键结论：尽管 SJMOSFET 的数据表 $C_{oss}$（48 pF）低于 GaN（65 pF），但其高度非线性导致 $C_{oss}$ 总损耗约为 GaN 的 8 倍。这是因为 $C_{o(TR)}$ 远大于 $C_{o(ER)}$，导通时大量电荷被注入非线性电容并耗散。

---

与已有知识库的关联

• HVCS高压电荷存储栅极驱动技术 — HVCS 利用上述基础，解决自举电容面积问题
• HVES高压能量存储谐振栅极驱动技术 — HVES 利用谐振驱动原理，追求高效率
• Class-D栅极驱动电路 — 互补视角：系统级驱动器设计 vs IC 级集成
• 大栅极环路与寄生电感利用技术 — 大 $L_{loop}$ 场景下的 HVES 应用
• 栅极驱动器供电与信号传输技术 — 驱动器供电与信号传输的系统性分析