此标签下有104条笔记。
Manganaro《Advanced Data Converters》深度解析
Manganaro《Advanced Data Converters》深度解析 Gabriele Manganaro 著 · Cambridge University Press, 2012 · 约 240 页 · 6 章 Analog Devices 工程总监 | IET Fellow | 覆盖近十年数据转换器领域最新进展 书籍定位 属性内容全称Advanced Data Converters作者Gabriele Manganaro出版Cambridge University Press, 2012页数约 240 页章数6 章 + References + Index定位高级数据转换器专题专...
Andrea Baschirotto
Andrea Baschirotto 意大利米兰比可卡大学（University of Milano-Bicocca）教授，AACD 会议联合发起人之一，IEEE Fellow，在数据转换器、传感器接口、生物医学电路领域有广泛贡献。 简介 Andrea Baschirotto 是米兰比可卡大学（University of Milano-Bicocca）物理学系教授，IEEE Fellow。他的研究兴趣涵盖模拟/混合信号 IC 设计，包括数据转换器、传感器接口、电源管理和生物医学电路。他是 AACD（Advances in Analog Circuit Design）年度研讨会的联合发起人和长期...
Franco Maloberti
Franco Maloberti 意大利帕维亚大学（University of Pavia）教授，IEEE Fellow，模拟集成电路设计领域权威，在 ΔΣ 数据转换器、增量型 ADC、数据转换器设计方法学方面有重要贡献。 简介 Franco Maloberti 是帕维亚大学（University of Pavia）电气、计算机与生物医学工程系教授，IEEE Life Fellow。他在模拟 IC 设计领域有超过 40 年经验，领导帕维亚大学模拟 IC 设计实验室，在 ΔΣ 调制器、增量型 ADC、数据转换器校准技术、低压模拟设计等方面做出了杰出贡献。 核心贡献 Smart-DEM 算法：提出...
Friedel Gerfers
Friedel Gerfers CT-ΣΔ 数据转换器领域专家，Continuous-Time Sigma-Delta A/D Conversion（Springer 2006）的合著者，现任职于 Dialog Semiconductor（Renesas）从事电源管理 IC 与混合信号设计。 简介 Friedel Gerfers 在 CT-ΣΔ ADC 和混合信号集成电路设计方面有丰富的工业经验，早年任职于 Philips Semiconductors（Hamburg），后从事电源管理集成电路的设计工作。他与 Maurits Ortmanns 合著的 CT-ΣΔ 专著是该领域最系统的技术专著之...
Maurits Ortmanns
Maurits Ortmanns CT-ΣΔ 数据转换器领域的权威专家，Continuous-Time Sigma-Delta A/D Conversion（Springer 2006）的主要作者，现任 Albert-Ludwigs-Universität Freiburg 教授。 简介 Maurits Ortmanns 在 ΣΔ 调制器理论和设计方面有超过 20 年的经验，早年任职于 sci-worx GmbH（Hanover）和 Philips Semiconductors（Hamburg），从事 CT-ΣΔ ADC 的工业设计。现任 Albert-Ludwigs-Universität ...
Ortmanns & Gerfers《Continuous-Time Sigma-Delta A/D Conversion》深度解析
Ortmanns & Gerfers《Continuous-Time Sigma-Delta A/D Conversion》深度解析 Maurits Ortmanns 和 Friedel Gerfers 著 · Springer, 2006 · 约 250 页 · 7 章 · 3 附录 · 122 幅插图 sci-worx GmbH / Philips Semiconductors | 连续时间 ΣΔ 调制器设计的系统专著 书籍定位 属性内容全称Continuous-Time Sigma-Delta A/D Conversion: Fundamentals, Performance L...
CT-ΣΔ调制器电路实现技术
Maloberti §7.3-§7.5 的特色在于从电路实现角度深入 CT-ΣΔ 调制器：涵盖 MOSFET-C/Gm-C/电流模三种积分器拓扑的详细分析、抖动功率的精确公式推导、DT→CT 脉冲不变变换的完整步骤、带通 ΣΔ 的变换实现，以及 ΣΔ DAC 的双 RTZ 技术。 1.
DEM电路实现与抽取插值滤波
Maloberti §8.6-§8.7 从电路实现角度深入动态匹配（DEM）技术：涵盖电流分割动态匹配、蝶形随机化网络、ILA 两种实现（旋转/加法）、DWA 物理实现，以及抽取/插值滤波器（CIC结构）的完整设计。 1. 电流分割动态匹配 1.1 基本原理 电流分割器（Fig.
MASH调制器非理想性与设计深化
Maloberti §7.2.6-§7.2.7 对 MASH 调制器的分析比标准教材更为深入：系统推导了有限运放增益、DAC 增益误差、减法器增益误差导致的噪声泄漏定量公式，以及多级 MASH 的动态范围缩放优化方法。 1.
数据转换器测试方法与特性评估
Maloberti Ch.9 系统地介绍了数据转换器的完整测试框架：从 ATE 平台到静态测试（DNL/INL 提取），从动态测试（SFDR/THD/SINAD）到 FFT 频谱分析。其核心特色在于数学推导的完整性（最小二乘正弦拟合、直方图统计、频谱分析）和工程可操作性（测试环路设计、精度预算）。 1.
Douglas A. Mercer
Douglas A. Mercer Douglas A.
Marcel Pelgrom
Marcel Pelgrom Marcel J.M. Pelgrom — NXP Semiconductors / Eindhoven University of Technology 混合信号 IC 设计专家，数据转换器与 CMOS 器件失配领域权威。 主要贡献 1.
Maloberti《Data Converters》深度解析
Maloberti《Data Converters》深度解析 Franco Maloberti 著 · Springer, 2007 · 454 页 · 9 章 Pavia University 教授 | 基于 Texas A&M / UT Dallas / Pavia 多年授课讲义 书籍定位 属性内容全称Data Converters作者Franco Maloberti出版Springer, 2007页数454 页章数9 章 + Index定位数据转换器系统教材，涵盖 Nyquist-rate ADC/DAC、ΣΔ 转换器、数字增强技术、测试方法特色大量 Matlab/Simulin...
Mercer Current Steering DAC 深度解析
Mercer Current Steering Digital-to-Analog Converters 深度解析 来源：Douglas A.
Pelgrom《Analog-to-Digital Conversion》深度解析
Pelgrom《Analog-to-Digital Conversion》深度解析 Marcel J.M.
SAR ADC二进制误差补偿方法
SAR ADC二进制误差补偿方法 二进制误差补偿方法（Binary-Scaled Error Compensation Method）由刘纯成博士在其2010年博士论文第三章中提出（刘纯成 高速低耗能SAR ADC博士论文 深度解析）。该方法通过在传统二进制DAC网络中插入二进制缩放的补偿电容，使SAR ADC可容忍≥12.5%的DAC建立误差，从而使比较器能够在DAC未完全稳定时进行比较，显著提升操作速度。相比非二分搜索（Non-binary Search）技术，本方法保持二进制权重，硬件开销和设计复杂度更低。 1.
SAR ADC单调电容切换技术
SAR ADC单调电容切换技术 单调电容切换（Monotonic Capacitor Switching Procedure）由刘纯成博士在其2010年博士论文中提出（刘纯成 高速低耗能SAR ADC博士论文 深度解析）。该技术通过改变SAR ADC电容阵列的开关方式——顶板采样、底板接Vref、每bit周期只切换一个电容（高压侧下拉至GND）——相比传统架构节省81.3%的切换能量和50%的总采样电容。论文Chapter 2通过三款原型芯片验证了该技术的有效性。 1.
SAR ADC预测性电容切换技术
SAR ADC预测性电容切换技术 预测性电容切换技术（Predictive Capacitor Switching Procedure）由刘纯成博士在其2010年博士论文第四章中提出（刘纯成 高速低耗能SAR ADC博士论文 深度解析）。该方法通过分裂单调切换解决共模电压变化问题，并通过预测电路避免不必要的电容切换，在保持单调切换低功耗优势的同时进一步提升能量效率（额外节省40-45%），并改善静动态性能。0.18μm CMOS原型芯片实现10-bit 10-MS/s、功耗仅98μW、FOM=11fJ/conv-step。 1.
刘纯成 高速低耗能SAR ADC博士论文 深度解析
刘纯成 高速低耗能SAR ADC博士论文 深度解析 Design of High-Speed Energy-Efficient Successive-Approximation Analog-to-Digital Converters (成功大学, 2010) 是刘纯成（Chun-Cheng Liu）在张顺志（Soon-Jyh Chang）教授指导下的博士论文。该论文提出了三种创新的SAR ADC电路设计技术——单调电容切换、二进制误差补偿和预测性电容切换，并通过四款原型芯片验证，FOM分别达到52/29/15.5/11 fJ/conversion-step。 论文基本信息 属性内容标题Des...
Nagendra Krishnapura
Nagendra Krishnapura 印度理工学院马德拉斯分校（IIT Madras）教授，主要从事连续时间 ΔΣ 调制器和多通道 ADC 研究。与 R. S.
Rosa Sigma-Delta Converters Practical Design Guide 深度解析
Rosa Sigma-Delta Converters Practical Design Guide 深度解析 Sigma-Delta Converters: Practical Design Guide (Wiley, 2nd ed., 2018) 是 José M.
DAC架构与动态性能
DAC 架构与动态性能 概述 EE247 Lectures 13-15 系统介绍了数模转换器（DAC）的多种架构实现以及静态/动态性能指标。DAC 是模拟-数字接口中不可或缺的组成部分，用于 ΣΔ 反馈 DAC、Pipeline ADC 子 DAC、以及独立 D/A 转换。 DAC 架构类型 1.
Flash ADC与比较器设计
Flash ADC 与比较器设计 概述 EE247 Lectures 18-20 介绍了 Nyquist 率 ADC 中最快的架构——Flash ADC，及其核心单元比较器的设计方法。Flash ADC 通过并行比较实现最高转换速度，但面积和功耗随分辨率指数增长。 Flash ADC 架构 基本结构 电阻分压器产生 2^N 个参考电平 2^N-1 个比较器并行比较输入与各参考电平 比较器输出形成温度计码（Thermometer Code） 编码器将温度计码转换为二进制码 设计挑战 输入电容：2^N-1 个比较器输入电容并联 → 大输入电容（输入缓冲器功耗大） 功耗：每个比较器 3mW → 10...
子区式ADC与循环ADC
子区式 ADC 与循环 ADC 概述 EE247 Lecture 21 介绍了介于 Flash 和 Pipeline 之间的两种 ADC 架构：子区式（Subranging）/两步式 ADC 和算法（Algorithmic）/循环（Cyclic）ADC。它们通过时间换面积的方式在速度和复杂度之间取得折衷。 子区式/两步式 ADC 基本原理 第一步（粗量化）：B1 位 Flash ADC 快速得到高有效位 中间处理：DAC 将量化结果转回模拟 → 减法器得到余量 → 放大器放大 第二步（细量化）：B2 位 Flash ADC 量化放大后的余量 总分辨率：B = B1 + B2 比较器总数：2^B...
流水线ADC架构
流水线 ADC 架构 概述 EE247 Lecture 22 介绍了 Pipeline（流水线）ADC，它是高速高精度 ADC 的主流架构。Pipeline ADC 将算法 ADC 的各级物理展开，利用流水线操作大幅提升吞吐率，同时在每级间进行数字校正以容忍电路非理想性。 基本架构 流水线概念 将 N 位 ADC 分解为多个低分辨率级 每级：S/H → 子 ADC → 子 DAC → 减法 → 余量放大 → 下一级 各级同时工作：第 k 级在处理第 n 个样本时，第 k+1 级在处理第 n-1 个样本 多级模型 Dout=D1+G1D2+G1G2D3+...+∏j=1n−1...
过采样ΣΔ调制器基础——从EE247视角
过采样 ΣΔ 调制器基础——从 EE247 视角 概述 EE247 Lectures 23-25 介绍了过采样 ΣΔ（Sigma-Delta）ADC 的原理与设计。ΣΔ 调制器通过过采样和噪声整形，用速度换取精度，在高分辨率中低频转换器中占据统治地位。 注意：EE247 的 ΣΔ 内容为入门级别，与 Pavan ΔΣ 数据转换器 Ch.2 深度解析 等已有详细概念互补。本页侧重 EE247 特有的工程设计视角。 过采样基本原理 奈奎斯特 ADC vs 过采样 ADC 奈奎斯特 ADC：f_s ≈ 2f_B → 一次转换产生 N 位输出 过采样 ADC：f_s >> 2f_B → 通...
非理想CT-ΔΣ调制器
非理想CT-ΔΣ调制器 连续时间 ΔΣ 调制器（CT-ΔΣ）在实际实现中受到多种非理想效应的影响，包括时钟抖动（Jitter）、过量环路延迟（ELD）、有限增益带宽积（GBW）、DAC 非理想性等。这些非理想效应会降低调制器的性能，需要在设计中加以考虑和补偿。 主要非理想效应 1.
Baker CMOS 电路设计、版图与仿真 深度解析
Baker《CMOS 电路设计、版图与仿真》深度解析 R. Jacob Baker, CMOS: Circuit Design, Layout, and Simulation, 3rd Edition, IEEE Press / Wiley, 2010.
Barkely EE247 课程讲义深度解析
Barkely EE247 课程讲义深度解析 来源：UC Berkeley EECS 247 (Analog-Digital Interface Integrated Circuits) 课程讲义，Instructor: Haideh Khorramabadi, Fall 2010 原始素材：raw/books/ADC/Barkely_EE247.pdf | raw/papers/Barkely_EE247.md 核心观点 EECS 247 是 UC Berkeley 研究生级模拟 IC 设计序列中的承上启下课程，聚焦于模拟-数字接口（ADC/DAC）系统中的滤波器与数据转换器设计。全套 25...
16-bit音频CT-ΔΣ调制器设计实例
16-bit 音频 CT-ΔΣ 调制器设计实例 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§10.10–§10.11 核心内容：一个完整的 16-bit 精度、24 kHz 带宽音频 CT-ΔΣ 调制器设计实例，采用单比特量化器 + 12-tap FIR 反馈 DAC 的创新架构（半数字 FIR DAC 兼具单比特的简单性与多比特的抗抖动/线性度优势），在 180nm CMOS 工艺中以 280 μW 功耗实现 98.2 dB SNDR，FoM_S = 182.3 dB。 参考文献：Pavan et al.
CIFB与CRFB反馈环路滤波器拓扑
CIFB 与 CRFB：分布式反馈环路滤波器拓扑 CIFB（Cascade of Integrators with FeedBack）是 ΔΣ 调制器最直观的环路滤波器结构——将 MOD2 的反馈思路直接扩展到高阶，通过分布式反馈系数 a1…aL 实现所需的 NTF 极点。CRFB 进一步引入谐振器内部反馈，实现单位圆上的复数 NTF 零点。本章 §4.7.1 详细分析了 CIFB/CRFB 的结构、设计方法和动态范围缩放策略。 前后关系 上下文：MOD2替代架构 中的 Boser-Wooley 结构是 CIFB 在二阶调制器中的特例。广义二阶结构与最优NTF设计 讨论了更一般的反馈系数配...
CIFF与CRFF前馈环路滤波器拓扑
CIFF、CRFF 与 CIFF-B：前馈环路滤波器拓扑 CIFF（Cascade of Integrators with FeedForward）是 CIFB 的互补结构——积分器输出前馈到量化器输入端（而非反馈到积分器输入）。由于信号通过前馈路径直接从输入到达量化器，积分器内部只需处理整形噪声 ⇒ 摆幅小、线性度高、仅需一个反馈 DAC。CIFF-B 进一步结合前馈和反馈，兼顾前馈和反馈拓扑的优点。 前后关系 上下文：CIFB与CRFB反馈环路滤波器拓扑 揭示了 CIFB 的根本问题——积分器处理信号+噪声的大摆幅导致面积大、线性度差。CIFF 结构是对此的直接回应，其核心思想来自 MOD...
CT-ΔΣ器件噪声分析与噪声预算分配
CT-ΔΣ 器件噪声分析与噪声预算分配 §10.5 分析 CT-ΔΣ 环路滤波器中电阻和 OTA 的热噪声模型，给出输入等效噪声 PSD 的闭式表达式（式 10.10/10.13），论证 STF 零点如何保护热噪声不被采样混叠。§10.5.1 讨论热噪声与量化噪声的最优功率分配——热噪声应占总噪声预算约 75%。 前后关系 上下文：前几节 (§10.1-§10.4) 讨论了 OTA 的增益/带宽/稳定性。§10.5 转向热噪声——CT-ΔΣ 中除量化噪声外的第二大噪声源。——所有电阻和晶体管都注入热噪声（和 1/f 噪声）。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA-RC 积分...
CT-ΔΣ时钟抖动缓解与FIR反馈DAC
CT-ΔΣ 时钟抖动缓解与 FIR 反馈 DAC 缓解 CT-ΔΣ 调制器时钟抖动的方案涵盖从脉冲形状选择到 FIR 反馈 DAC 等架构级技术。其中 FIR 反馈 DAC 是最优雅的设计——通过半数字 FIR 滤波器 F(z) 将单比特输出变换为 M 抽头加权和，使反馈波形步高降低 20log10(M) dB，同时 NTF 可通过系数调谐 + 补偿 FIR 路径精确恢复。 前后关系 上下文：§9.3 揭示了 CT-ΔΣ 时钟抖动噪声的数学模型——带内抖动噪声 J∝(v[n]−v[n−1])2，与 transition 高度和 NTF 高频增益相关。§9.4-§9.5 在此基础上探讨如何从架...
CT-ΔΣ时间常数变化与时钟抖动
CT-ΔΣ 时间常数变化与时钟抖动 时间常数变化和时钟抖动是 CT-ΔΣ 调制器面临的两大物理层挑战。RC 乘积随工艺/温度变化可导致 NTF 畸变甚至调制器失稳，需 RC 调谐环（如 PLL 辅助调谐）将时间常数恢复到标称值的 ±5% 以内。时钟抖动的机制在 CT-ΔΣ 中与 DT-ΔΣ 本质不同——CT-ΔΣ 的抖动噪声来自反馈 DAC 的边沿抖动调制反馈波形，而非输入采样误差。 前后关系 上下文： §9.2 讨论时间常数变化对 NTF 的影响及 RC 调谐方法 §9.3 系统分析时钟抖动在 DT-ΔΣ 和 CT-ΔΣ 中的不同机制，覆盖 NRZ/RZ/单比特/多比特等场景 与 Ch.8 ...
CT-ΔΣ比较器与反馈DAC设计
CT-ΔΣ 比较器与反馈 DAC 设计 §10.6-§10.7 覆盖 CT-ΔΣ 中 ADC（Flash/Sense-Amplifier/StrongARM 比较器）和反馈 DAC（电阻性/RZ/RTO/电流舵/开关电容）的电路实现、非理想效应（ISI/噪声/反混叠退化）及其缓解策略。 前后关系 上下文：前两节讨论了环路滤波器的噪声和预算分配。ADC 和 DAC 是量化反馈环路中的另外两个关键模块。ADC 的延迟和偏移已被 Ch.9 分析，DAC 的非理想性（失配/ISI/时钟抖动）在 Ch.6 和 Ch.9 分别讨论。§10.6-§10.7 从电路实现层面审视这些模块的具体设计方案和折衷。 ...
CT-ΔΣ比较器亚稳态分析
CT-ΔΣ 比较器亚稳态分析 比较器的信号相关延迟是 CT-ΔΣ 调制器中不同于时钟抖动的另一种脉冲宽度调制机制。当量化器输入幅度极小时，比较器再生时间显著增长，导致 DAC 反馈脉冲的下降沿被调制。这种数据相关抖动（data-dependent jitter）退化带内 SNR 的效果与时钟抖动类似，但来源是量化器而非时钟源。 前后关系 上下文： §9.6 在完成了 ELD、时间常数变化和时钟抖动三个非理想性的分析后，讨论比较器亚稳态（Comparator Metastability）这一与量化器相关的非理想效应 亚稳态在 DT-ΔΣ 中也有影响（参见 SCΔΣ调制器的开关比较器时钟与全系统调...
CT-ΔΣ环路滤波器拓扑与建模方法
CT-ΔΣ 环路滤波器拓扑与建模方法 CT-ΔΣ 的环路滤波器有多种拓扑（CIFB/CIFF/CIFF-B/CRFB），各具不同的 STF 滚降、积分器摆幅和设计折衷。通过连续时间状态空间描述和离散化，CT-ΔΣ 可转化为等效 DT 系统进行仿真验证，动态范围缩放则平衡噪声和摆幅约束。 前后关系 上下文：在前几节建立 CT-ΔΣ 基本原理（§8.1-§8.2）和 DAC 脉冲形状效应（§8.3-§8.4）后，§8.5-§8.8 转向环路滤波器的具体实现拓扑以及仿真和设计方法学。 前置知识： CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换 高阶CT-ΔΣ调制与DAC脉冲形状效应 — C...
CT-ΔΣ环路滤波器非线性分析与辅助运放技术
CT-ΔΣ 环路滤波器非线性分析与辅助运放技术 §10.9 建立弱非线性 OTA 的电流注入分析框架——利用 α 缩放法将弱非线性调制器分解为两个线性系统的级联，优雅地分离信号失真、噪声混叠和交叉调制效应。§10.9.1 介绍辅助运放技术——通过已知电流的”外部补偿”使 OTA 几乎无电流流过，从根本上消除非线性。 前后关系 上下文：§10.8 解决了 OTA 有限带宽对 NTF 的影响（通过系数调谐恢复）。§10.9 解决另一维度的 OTA 非理想性——非线性。即使带宽无限，OTA 的 G3v3 项也会导致信号失真和噪声混叠。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA-RC...
CT-ΔΣ积分器实现与OTA架构
CT-ΔΣ 积分器实现与 OTA 架构 §10.1-§10.4 系统比较三种积分器拓扑（Opamp-RC/OTA-RC/Gm-C）的优劣，深入分析单级 OTA、Miller 补偿两级 OTA、前馈补偿两/多级 OTA 的传递函数、带宽限制及稳定性特性，并解析前馈放大器的 Barkhausen 悖论。 前后关系 上下文：前几章已建立 CT-ΔΣ 的架构级设计基础（Ch.8 的脉冲不变变换/矩方法/CIFF/CIFB 拓扑，Ch.9 的 ELD/时钟抖动/亚稳态分析）。Ch.10 跨入电路实现层面——积分器是环路滤波器的核心构建块，其非理想性直接影响 NTF 能否按设计实现。 前置知识： CT-Δ...
CT-ΔΣ系统化设计定心与闭环拟合
CT-ΔΣ 系统化设计定心与闭环拟合 §10.8 解决一个核心工程问题：真实 OTA 的有限带宽使积分器变为高阶系统，导致实际 NTF 严重偏离设计值。开环脉冲响应拟合（式 10.31）的系数随采样点数剧烈变化（病态），而闭环拟合（式 10.36）利用 NTF 零点对极点扰动的抵消效应，得到与采样点数几乎无关的鲁棒系数。 前后关系 上下文：前几节分析了各个模块（积分器/OTA/ADC/DAC）的设计和非理想性。§10.8 回答：将这些”真实”模块组合成调制器后，如何恢复期望的 NTF？——这是从理想走向现实的最后一步系统化流程。 前置知识： CT-ΔΣ积分器实现与OTA架构 — OTA 有限带...
CT-ΔΣ设计实例
CT-ΔΣ 设计实例 §8.9 以三阶 CIFF CT-ΔΣ 调制器的完整设计实例，系统展示了从 NTF 综合到动态范围/频率缩放的全流程方法论。设计规格：三阶、16 级量化器、OSR = 64、信号带宽 500 kHz、OBG = 2.5。 前后关系 上下文：前几节建立了 CT-ΔΣ 的理论基础（§8.1-§8.4）、环路滤波器拓扑（§8.5）、复 NTF 零点（§8.6）、仿真建模（§8.7）和动态范围缩放（§8.8）。§8.9 将这些知识整合为一个完整的设计流程。 前置知识： CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换 高阶CT-ΔΣ调制与DAC脉冲形状效应 — N 阶设计...
CT-ΔΣ调制
CT-ΔΣ调制 CT-ΔΣ 调制器直接处理连续时间输入信号，无需前置抗混叠滤波器（隐含反混叠），是 GHz 级时钟高速 ΔΣ ADC 的首选架构。 前后关系 上下文：§1.6 在之前讨论 DT-ΔΣ（离散时间 ΔΣ）的基础上，引入连续时间实现。CT-ΔΣ 与 DT-ΔΣ 的根本区别在于环路滤波器的工作域——CT 用 s 域（RC 积分器），DT 用 z 域（SC 积分器）。 后续章节： Ch.8 全面分析 CT-ΔΣ 调制器的原理、设计方法（Pavan ΔΣ 数据转换器 Ch.8 深度解析） Ch.9 讨论 CT-ΔΣ 的非理想性（Pavan ΔΣ 数据转换器 Ch.9 深度解析） Ch.10...
CT-ΔΣ调制基础与一阶CT-MOD1
CT-ΔΣ 调制基础与一阶 CT-MOD1 CT-ΔΣ 调制器通过脉冲不变变换（Impulse-Invariant Transform, IIT）将 DT-ΔΣ 的环路滤波器映射到连续时间域，并继承了 DT 原型的 NTF。更重要的是，由于采样发生在环路内部，CT-ΔΣ 天然具有隐含反混叠特性。 前后关系 上下文：§1.6 以直观方式引入 CT-ΔΣ 概念（从一阶 RC 滤波器出发），§8.1-§8.2 正式建立 DT→CT 映射的数学框架。此前 Ch.2 对 MOD1 的详细分析（NTF、STF、量化噪声模型）是理解 CT-MOD1 的前提。 前置知识： 一阶ΔΣ调制器 — DT-MOD1 ...
CT-ΔΣ过量延迟分析与补偿
CT-ΔΣ 过量延迟分析与补偿 过量延迟（Excess Loop Delay, ELD）是 CT-ΔΣ 调制器中最突出的非理想性。量化器及 DEM 逻辑的有限延迟破坏了脉冲不变变换的前提，使 NTF 偏离设计值甚至导致失稳。Pavan 提出的基于 Taylor 级数的 ELD 补偿方法避免了繁琐的 s↔z 域变换，可系统化处理任意阶数和任意 DAC 脉冲形状。 前后关系 上下文：在 Ch.8 中，CT-ΔΣ 调制器设计基于脉冲不变变换，假设 DAC 脉冲在采样时刻前完整输出。然而实际电路中（图 9.1），量化器采样（clk_adc）后需时间完成再生和 DEM 逻辑，DAC（clk_dac）只能...
DAC失配问题与旋转选择DWA原理
DAC 失配问题与旋转选择（DWA）原理 §6.1–§6.2。DAC 的元件失配会导致非线性失真。本节从”测量并取消”与”盲整形”两条技术路径出发，系统推导旋转选择（DWA）如何将失配误差转变为一阶高通整形噪声。 前后关系 上下文：§1.5 已指出多 bit 量化器可大幅提升 ΔΣ 调制器性能，但反馈 DAC 的单元失配会破坏转换器线性度。1-bit DAC 天然线性但限制了 SQNR。Ch.5 的 MASH 架构可部分绕过多 bit DAC 问题（第二级免 DAC 校正），但第一级仍受局限。 后续章节： §6.3–§6.4（旋转实现与替代失配整形拓扑）讨论旋转的电路实现和多种改进拓扑 §6....
IADC原理与动机
IADC 原理与动机 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.1 核心内容：IADC（增量型 ΔΣ ADC）的核心思想是通过周期复位将连续运行的 ΔΣ 调制器转变为逐样本独立的 Nyquist 率转换器——牺牲部分 SNR 换取多路复用能力、低延迟和极简数字滤波器。 参考文献：Robert & Temes (1988), IEEE TCAS 前后关系 前置知识：§1.8 在比较传统 ΔΣ 与 IADC 时首次引入 IADC 概念（增量型ΔΣ转换器 提供了 Ch.1 级别的概述），高阶ΔΣ调制器稳定性与MSA 和 ...
IADC数字滤波器优化与噪声联合优化
IADC 数字滤波器优化与噪声联合优化 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.3 核心内容：单级 IADC 的数字滤波器设计——从级联累加器实现到基于热噪声与量化噪声联合优化的 Lagrange 方法，揭示最优脉冲响应 hopt 在两种噪声之间做出权衡的物理本质。 参考文献：Steensgaard et al.
IADC设计实例22-bit单比特与两步式
IADC 设计实例：22-bit 单比特与两步式 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.5 核心内容：两个完整的 IADC 设计实例——22-bit 单比特三阶 IADC（Quiquempoix 2006，展示了旋转电容 DEM、分形序列失调消除、改进型 Sinc 滤波器等关键技术）和两步式 IADC（Chen 2015，展示了 N→2N-1 的放大器节省技术，65nm/10.7μW/99.8dB DR）。 参考文献：Quiquempoix et al.
Jitter对数据转换器的影响
Jitter 对数据转换器的影响 数据转换器中时钟 jitter 的影响有三种不同机制：IDAC 的输出误差取决于脉冲类型（NRZ/RZ/积分型），Nyquist ADC 的采样抖动产生与输入频率成比例的 SNR 退化，TI-ADC 的通道间时序偏斜产生带内杂散。每种机制需要不同的模型和缓解策略。 前后关系 前置知识： Jitter基本概念与定义 — aperiod jitter 定义 Jitter与Phase Noise关系 — 相位噪声→jitter 频域分析 电路中的Jitter与Phase Noise — 振荡器相位噪声 本书内部链条： Ch.6（本文）→ Wireline系统中Jit...
MASH ΔΣ调制器
MASH ΔΣ调制器 MASH（Multi-stAge noise-SHaping）通过级联多个低阶稳定环路来同时实现高阶噪声整形和低阶稳定性——用数字取消的策略绕过稳定性的根本限制。 前后关系 上下文：§1.4 紧接 §1.3 的高阶调制器讨论。在指出高阶单环路存在严峻稳定性问题后，MASH 提供了一种替代方案：用多个低阶稳定级的组合来实现高阶效果。 后续章节： Ch.5（多级ΔΣ调制器与Leslie-Singh结构、MASH级联ΔΣ调制器原理、MASH噪声泄漏与失配效应、Sturdy-MASH鲁棒级联架构、噪声耦合ΔΣ架构、分裂与交叉耦合ΔΣ调制器）全面展开多级调制器的分析、设计、非理想性...
MASH噪声泄漏与失配效应
MASH噪声泄漏与失配效应 核心问题：MASH 的”取消”操作要求模拟传递函数与数字滤波器精确匹配。实际中，电容失配和运放有限增益导致 E1 泄漏到输出——这是 MASH 架构的根本脆弱性。 前后关系 上下文：§5.2 展示了 MASH 在理想条件下的完美性能（2-2 MASH 四阶整形），但前提是取消条件 H1NTF1−H2STF2=0 精确满足。§5.3 转向现实——模拟电路非理想性导致的噪声泄漏。 前置知识： MASH级联ΔΣ调制器原理：理想的 MASH 取消机制 量化器理论与线性模型：线性化分析的基础假设 后续章节： Sturdy-MASH鲁棒级联架构：以鲁棒性换取精度的改进...
MASH级联ΔΣ调制器原理
MASH级联ΔΣ调制器原理 MASH（Multi-stAge noise-SHaping）将第二级从 Leslie-Singh 的静态 ADC 升级为 ΔΣ 环路，使第二级的量化误差 E2 也得到噪声整形。2-2 MASH 实现”二阶稳定性 + 四阶整形”的理想组合。 前后关系 上下文：§5.1 Leslie-Singh 结构展示了”取消”策略的有效性，但第二级是静态 ADC，E2 未经整形。§5.2 将这一思想推至极致——第二级也用 ΔΣ 环路，使 E2 也获得整形。 前置知识： 多级ΔΣ调制器与Leslie-Singh结构：L0 级联的基本”取消”架构 二阶ΔΣ调制器MOD2原理：2...
MOD1非线性行为与空闲音
MOD1 非线性行为与空闲音 Pavan 教材 §2.5-2.6 揭示了 MOD1 线性量化噪声模型的严重局限性。MOD1 的实际行为远比线性模型预测的复杂——输出频谱中 SQNR 随输入幅值和频率剧烈波动，直流激励可产生周期性空闲音（idle tones），有限积分器增益导致死区（dead-zones）。这些非线性现象是 ΔΣ 调制器设计中不可忽视的现实。 前后关系 上下文：§2.4（反馈噪声整形与MOD1深度分析）基于量化器线性模型给出了 MOD1 的完整分析。§2.5-2.6 返回现实，指出线性模型的不足并揭示 MOD1 的真实非线性行为。 后续章节： Ch.3（二阶 ΔΣ 调制器/MO...
MOD2仿真与有效量化器增益
MOD2 仿真与有效量化器增益 §3.1 的核心发现：MOD2 的仿真结果与白噪声线性模型基本吻合（OSR=128 时 92 dB vs 94 dB），但存在两个重要偏差——① 谐波失真（白噪声模型无法预测）；② 实测 PSD 拐角频率与 k=1 的理论曲线不符。根源是量化器增益 k 不等于 1，引入有效 NTF 概念后理论与仿真高度一致。 前后关系 上下文：二阶ΔΣ调制器MOD2原理从线性模型推导了 MOD2 的理想性能（k=1 假设下的 IBN 和 SQNR 公式）。§3.1 通过仿真验证这些预测并揭示偏差。 后续章节： MOD2非线性效应与谐波失真（§3.2）进一步引入 QTC 模型定量...
MOD2替代架构
MOD2 替代架构 §3.4 介绍了四种实现二阶噪声整形的替代结构：Boser-Wooley（延迟积分器，开关电容实现的经典选择）、Silva-Steensgaard（前馈结构，仅处理噪声，适合 MASH）、误差反馈结构（数字环路常用）和噪声耦合结构（在误差反馈基础上增加鲁棒性）。架构选择取决于应用需求：模拟精度、对非理想性的鲁棒性、MASH 兼容性和电路实现复杂性。 前后关系 上下文：二阶ΔΣ调制器MOD2原理推导了 MOD2 的标准结构（两个无延迟积分器 + 两路反馈）。§3.4 展示其他实现相同 NTF 的架构，各有不同的工程折中。 后续章节： 广义二阶结构与最优NTF设计（§3.5）进...
MOD2稳定性与死区分析
MOD2 稳定性与死区分析 §3.3 建立了 MOD2 的数学稳定性边界和有限积分器增益导致的死区。与 MOD1 的 1/A 死区宽度不同，MOD2 受益于增益平方效应（gain-squaring），死区宽度仅为 ∝1/A2。但 MOD2 的整体稳定性弱于 MOD1——“恶意输入”可以破坏其稳定运行。 前后关系 上下文：二阶ΔΣ调制器MOD2原理建立了 MOD2 的线性模型，MOD2仿真与有效量化器增益展示了大信号行为。§3.3 从数学上分析 MOD2 的稳定边界和有限增益效应。 后续章节： MOD2替代架构（§3.4）介绍提高稳定性的替代拓扑（如 Silva-Steensgaard） 广义二...
MOD2非线性效应与谐波失真
MOD2 非线性效应与谐波失真 §3.2 认识到 MOD2 的非线性动力学远比 MOD1 复杂，无法精确解析分析。于是采用”准线性”方法：通过对量化器进行统计平均提取其传输特性（QTC），用三次多项式近似 QTC，从而定量预测谐波失真并解释噪声的 U 形分布。 前后关系 上下文：MOD2仿真与有效量化器增益（§3.1）观测到仿真频谱中包含白噪声模型无法预测的谐波失真。§3.2 引入 QTC 模型来定量分析谐波产生的机制。 后续应用： MOD2稳定性与死区分析（§3.3）考察另一个非线性方面——大信号行为 高阶ΔΣ调制器与NTF（Ch.4）中量化器非线性对多 bit 和单 bit 设计的影响差异...
Sturdy-MASH鲁棒级联架构
Sturdy-MASH鲁棒级联架构 SMASH（Sturdy-MASH）用噪声整形替代噪声取消，以约 3 dB 的噪声增量为代价，大幅降低对模拟电路精度的要求——即使在运放增益仅 35 dB 时仍可达到 74 dB SNDR。 前后关系 上下文：§5.3 揭示了 MASH 的根本脆弱性——取消条件对电容失配和运放增益极其敏感。§5.4 提出的 SMASH 是对此问题的直接回应：通过修改拓扑结构来消除对精确取消的依赖。 前置知识： MASH噪声泄漏与失配效应：SMASH 试图解决的根本问题 MASH级联ΔΣ调制器原理：标准的 MASH 取消方案 后续章节： 噪声耦合ΔΣ架构：另一种增强噪声整形的...
ΔΣ DAC
ΔΣ DAC ΔΣ 技术不仅用于 ADC，也广泛应用于 DAC：用全数字调制器配合粗量化（1-bit 或少量 bit）DAC 实现高精度数模转换。 前后关系 上下文：§1.9 在完整介绍了 ΔΣ ADC 的各种形式后，指出同样的噪声整形原理也可用于 DAC。动机与 ADC 对称：奈奎斯特率 DAC 面临失配限制。 后续章节： Ch.13 完整讨论 ΔΣ DAC 的设计、实现、失配整形 Ch.6（DAC失配问题与旋转选择DWA原理、旋转实现与替代失配整形拓扑、高阶失配整形原理、三电平分段DAC与过渡误差整形）的失配整形技术是 ΔΣ DAC 的核心使能技术 原理介绍 ΔΣ DAC 系统 数字输入 ...
ΔΣ环路状态空间描述
ΔΣ 环路的状态空间描述 §4.8 为 ΔΣ 调制器提供了一种系统化的数学描述——状态空间模型。通过 A,B,C,D 矩阵完整描述调制器的所有内部状态和输出，为计算机仿真（特别是 ΔΣ Toolbox）提供了统一的框架。本章以 MOD2 为例展示状态空间方法，但该框架适用于任意阶数和拓扑的离散时间 ΔΣ 调制器。 前后关系 上下文：二阶ΔΣ调制器MOD2原理 以传递函数 V(z)=z−1U(z)+(1−z−1)2E(z) 分析 MOD2。CIFB与CRFB反馈环路滤波器拓扑 和 CIFF与CRFF前馈环路滤波器拓扑 以传递函数 L0(z),L1(z) 描述高阶结构。状态空间模型是这些传递函...
ΔΣ误差反馈结构
ΔΣ 误差反馈结构 Pavan 教材 §2.7 介绍了一种替代的 MOD1 实现——误差反馈结构（Error-Feedback Structure）。这种结构曾出现在 Ch.1 的咖啡店问题中，在数字域极具价值，但在模拟实现中因对参数误差极度敏感而使用受限。 前后关系 上下文：§2.7 位于 §2.4-2.6 对 MOD1 标准结构（误差累积结构）的详尽分析之后，作为一种替代架构进行对比研究。 后续章节： Ch.3（MOD2替代架构、二阶ΔΣ调制器MOD2原理）中的噪声耦合结构和误差反馈结构是误差反馈思想在二阶调制器中的推广 Ch.5 进一步讨论噪声耦合 ADC Ch.13（ΔΣ DAC）中误...
ΔΣ调制器中的抽取与插值滤波
ΔΣ调制器中的抽取与插值滤波 ΔΣ 调制器的输出（ADC）或输入（DAC）需要数字滤波器来移除带外整形噪声并完成采样率转换。抽取（ADC 侧）与插值（DAC 侧）是实现 ΔΣ 系统完整信号链的关键数字处理环节。 前后关系 上下文：§1.10 在完整介绍 ΔΣ ADC 和 DAC 之后，描述连接两者的数字滤波器。抽取用于 ADC 输出将过采样数据流降为奈奎斯特率，插值用于 DAC 输入将奈奎斯特率数据流升为过采样率。 后续章节：Ch.14 完整覆盖抽取和插值滤波器的设计、多级实现、低功耗技术。 原理介绍 ADC 侧：抽取（Decimation） v[n] (f_s) → [数字低通滤波器] → ...
ΔΣ调制器发展史
ΔΣ调制器发展史 ΔΣ 调制的起源并非像教材中从过采样和噪声整形开始——实际上它起源于 Δ 调制（增量调制），经历了约 70 年的演进才成为今天覆盖从 dc 到 GHz 的通用 ADC/DAC 架构。 前后关系 上下文：§1.12 作为 Ch.1 的结束章节，“逆时序”呈现了 ΔΣ 技术的真实历史发展。教科书中先讲过采样→噪声整形→高阶→CT→BP 的”逻辑顺序”，而历史的发展路径完全不同。 后续章节： 后续各章展开技术细节，本章视为全书的”路线图” 历史时间线 1940s-50s：Δ 调制（增量调制）的起源 Δ 调制最初为语音编码而提出——用于在电话交换网中将语音数字化。 基本原理： 采样率...
ΔΣ调制器性能FoM
ΔΣ调制器性能FoM 如何客观比较不同设计、不同架构、不同工艺的 ADC？Walden FoM 和 Schreier FoM 是业界最广泛使用的两个品质因数，分别衡量每步转换能量和动态范围-带宽效率。 前后关系 上下文：§1.11 在完成所有 ΔΣ 调制器变体（LP/BP/CT/DT/ADC/DAC/MASH/IADC）的介绍后，给出通用的 ADC 性能评估方法。FoM 将功耗、精度、带宽三个核心指标压缩为一个数值。 后续章节： 后续各章在比较不同设计时，均引用 FoM 作为标准度量 §1.12 展示 FoM 的历史演进趋势 原理介绍 ADC 的核心指标 任何 ADC 的规格由三个基本参数描述...
ΣΔ调制器电气仿真与宏模型
ΣΔ调制器电气仿真与宏模型 Rosa《Sigma-Delta Converters》Ch.7-8 的核心内容：从行为级到晶体管级电路的过渡。Ch.7 建立 SC/CT 积分器和各子电路的宏模型，配合 HSPICE 噪声注入方法进行电气级仿真。Ch.8 深入讨论 ΣΔM 核心子电路（开关、运放、跨导器、比较器、电流舵 DAC）的晶体管级设计考虑。 前后关系 上下文：Ch.5-6 在行为级完成了系统设计和参数优化。Ch.7-8 将这些参数映射到晶体管级电路，通过电气仿真验证性能。 前置知识： ΣΔ调制器行为建模与高层仿真 — 行为模型给出电路参数目标 ΣΔ调制器自动设计与优化 — 优化结果指导电路...
ΣΔ调制器自动设计与优化
ΣΔ调制器自动设计与优化 Rosa《Sigma-Delta Converters》Ch.6 的独有内容：将行为仿真（SIMSIDES）与优化算法结合，实现 ΣΔM 的自动化设计空间探索和参数优化。涵盖模拟退火全局搜索、MOEA 多目标优化、Lifting 加速、FPGA/GPU 硬件加速等前沿方法。 前后关系 上下文：Ch.5 建立了行为建模和 SIMSIDES 仿真器。Ch.6 在此基础上引入优化算法，自动搜索设计空间找到最优参数组合。 前置知识： ΣΔ调制器行为建模与高层仿真 — 行为仿真作为优化的评估函数 高阶ΔΣ调制器与NTF — NTF 参数作为优化的系统级输入 后续内容： ΣΔ调制...
ΣΔ调制器芯片实现与测试
ΣΔ调制器芯片实现与测试 Rosa《Sigma-Delta Converters》Ch.9 的核心内容：从电路仿真到芯片实现的完整流程。涵盖辅助模块设计、Layout 规划方法论、芯片封装与测试 PCB、实验测量技术，以及三个详细的设计案例（传感器接口、多标准接收机、RF 数字化）。 前后关系 上下文：Ch.7-8 完成了电气级仿真和子电路设计。Ch.9 将所有模块集成为完整芯片，经过 Layout、封装、测试后验证性能。 前置知识： ΣΔ调制器电气仿真与宏模型 — 电路级设计结果 ΣΔ调制器行为建模与高层仿真 — 行为级验证 原理介绍 辅助模块设计（§9.1） ΣΔM 芯片需要多种辅助模块：...
ΣΔ调制器行为建模与高层仿真
ΣΔ调制器行为建模与高层仿真 Rosa《Sigma-Delta Converters》Ch.5 的核心贡献：系统化的 ΣΔM 行为建模方法论与 SIMSIDES 仿真器。在晶体管级 SPICE 仿真之前，行为级仿真可快 100–1000× 地探索设计空间、验证架构选择、预估电路误差影响。 前后关系 上下文：Ch.3-4 分析了 SC 和 CT ΣΔM 的各种电路误差。Ch.5 将这些误差统一为行为模型，使设计者能在系统级仿真中快速评估各误差的累积影响。 前置知识： 高阶ΔΣ调制器与NTF — NTF 设计是行为仿真的系统级输入 SCΔΣ调制器的高层设计与开关电容积分器 — SC 积分器行为模型...
一阶ΔΣ调制器
一阶ΔΣ调制器 Pavan 教材 Ch.1 通过两个精彩类比（咖啡店问题、词典问题）直观解释了 ΔΣ 调制器的核心思想：用粗量化 + 反馈 + 过采样 + 平均来实现高精度。 前后关系 上下文：§1.2 在 §1.1 建立”为什么需要过采样”之后，用两个精心构造的类比直观解释 ΔΣ 调制器的操作原理。其中咖啡店问题对应误差反馈结构，词典问题对应误差累积结构——两者实际等价，从不同角度提升直觉理解。 后续章节： Ch.2（采样理论基础、量化器理论与线性模型、过采样数字滤波降噪、反馈噪声整形与MOD1深度分析、MOD1非线性行为与空闲音、ΔΣ误差反馈结构）对一阶 ΔΣ 调制器进行严格分析，涵盖采样...
三电平分段DAC与过渡误差整形
三电平、分段 DAC 与过渡误差整形 §6.6–§6.7。将失配整形扩展到非标准 DAC 结构（三电平元素、分段加权元素），并引入过渡误差整形（TES）来处理 CT DAC 的切换动态非线性。 前后关系 上下文：§6.2–§6.5 的讨论假设 DAC 由 M 个等权重的 1-bit 单元构成。实际设计中可能使用三电平元素（降低量化噪声和热噪声），或分段加权结构（减少单元数量），这些都需要扩展 DEM 算法。§6.7 更进一步，处理 CT DAC 特有的切换动态误差。 后续章节： Ch.7（离散时间 ΔΣ ADC 电路设计）将进一步讨论多 bit 量化器的具体电路实现 Ch.13（ΔΣ DAC）...
二阶ΔΣ调制器MOD2原理
二阶ΔΣ调制器 MOD2 原理 Pavan 教材 Ch.3 的核心创新——用”以调制器取代量化器”的递归思路推导出 MOD2，实现 NTF (1−z−1)2，将 OSR 加倍对应的 SQNR 改善从 MOD1 的 1.5 bit 提升到 2.5 bit。MOD2 是 ΔΣ 数据转换器的黄金标准架构，在复杂度、性能和鲁棒性间取得最佳折中。 前后关系 上下文：反馈噪声整形与MOD1深度分析（Ch.2）建立了 MOD1 的严格理论，揭示了 1.5 bit/倍频的噪声整形效率。过采样数字滤波降噪（§2.3）从纯过采样的 0.5 bit/倍频出发，说明了噪声整形的重要性。提高 SQNR 有两个途径——增...
分裂与交叉耦合ΔΣ调制器
分裂与交叉耦合ΔΣ调制器 将单一路径分裂为两个匹配的半电路，利用量化误差的不相关性实现额外 3 dB SQNR 增益；通过交叉耦合两半的量化误差，进一步获得 1−z−1 噪声整形；时间交织再附加 6 dB 的 SQNR 提升——逐步逼近”几乎免费”的噪声整形。 前后关系 上下文：§5.6 在本章最后讨论了利用电路分裂和交叉耦合来实现噪声整形的技术。这是 §5.5 噪声耦合思想的延伸——在分裂路径中嵌入噪声耦合，同时获得路径多样性和噪声整形的双重好处。 前置知识： 噪声耦合ΔΣ架构：交叉耦合的基本构建单元 MASH级联ΔΣ调制器原理：噪声取消的多级思想 后续章节： ΔΣ调制器中的抽取与插值滤波：...
单比特高阶ΔΣ调制器与Lee准则
单比特高阶 ΔΣ 调制器与 Lee 准则 单比特（1-bit）量化器具有先天线性——单比特 DAC 的传输特性由两个点唯一确定，因此绝对线性。这使其成为 ΔΣ 调制器的理想选择，但代价是量化噪声巨大、稳定性分析极其复杂。Lee 准则是在实践中被广泛使用的经验规则。 前后关系 上下文：反馈噪声整形与MOD1深度分析（Ch.2）揭示了单比特 DAC 的”本征线性”优势。一阶ΔΣ调制器 和 二阶ΔΣ调制器MOD2原理 均基于单比特量化器。Ch.3 §3.3 分析了 MOD2 的稳定性，发现 MOD2 虽 ∥NTF∥∞=4 但仍稳定——这预示着高阶单比特的稳定性分析需要专门讨论。 高阶ΔΣ调制器稳定...
单级IADC时域分析与设计流程
单级 IADC 时域分析与设计流程 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.2 核心内容：从时域和 z 域两个角度分析单级 IADC——时域分析给出精度与 M 和阶数 L 的定量关系，z 域分析将 H(z)=1/NTF(z) 的数字滤波器设计简化为 L 个级联累加器。 参考文献：Márkus et al.
反馈噪声整形与MOD1深度分析
反馈噪声整形与MOD1深度分析 Pavan 教材 §2.4 是全书理论的核心——将量化器嵌入负反馈环路，用频率相关增益（积分器）在信号频段提供无穷大环路增益，从而实现量化噪声的”整形”。这是 ΔΣ 调制器与纯过采样转换器的本质区别所在。 前后关系 上下文：§2.3（过采样数字滤波降噪）展示纯过采样仅能提供 0.5 bit/倍频的极低效率。§2.4 引入负反馈，将效率提升至 1.5 bit/倍频。 后续章节： §2.5-2.6（MOD1非线性行为与空闲音）揭示线性模型的局限性 Ch.3（二阶ΔΣ调制器MOD2原理、MOD2仿真与有效量化器增益、MOD2非线性效应与谐波失真、MOD2稳定性与死区分...
噪声耦合ΔΣ架构
噪声耦合ΔΣ架构 核心思想：提取量化误差 e[n]，延迟后反馈到量化器输入端，等效于在环路中额外串联一个积分器——以极小的模拟开销实现噪声整形阶数提升。一阶噪声耦合减少 1 个 opamp，二阶减少 2 个。 前后关系 上下文：§5.5 在讨论了 MASH 的噪声取消和 SMASH 的噪声整形后，介绍另一种在不增加主环路阶数的情况下提升 NTF 阶数的技术——噪声耦合。 前置知识： MASH级联ΔΣ调制器原理：另一种通过”外部”级联实现的高阶整形 反馈噪声整形与MOD1深度分析：噪声耦合可以看作一种特殊的误差反馈结构 后续章节： 分裂与交叉耦合ΔΣ调制器：噪声耦合在分裂/时间交织 ADC 中的...
增量型ΔΣ转换器
增量型ΔΣ转换器 将 ΔΣ 的噪声整形能力与 Nyquist 转换器的逐样本独立操作结合起来——通过周期性复位实现。IADC 是多路复用高精度 ADC 场景的最优选择。 前后关系 上下文：§1.8 从传统 ΔΣ 调制器的”无限记忆”特性出发，指出其不适合多路复用场景，并引入增量型 ADC。 后续章节： Ch.12（Pavan ΔΣ 数据转换器 Ch.12 深度解析）完整覆盖 IADC 的理论、设计、变形（单级、多级、扩展计数 ADC）；已创建以下 5 个概念笔记： IADC原理与动机（§12.1 IADC 需求与背景） 单级IADC时域分析与设计流程（§12.2 三阶 IADC 时域/z 域分...
多级IADC与扩展计数ADC
多级 IADC 与扩展计数 ADC 对应章节：Pavan《Understanding Delta-Sigma Data Converters》§12.4 核心内容：当单级 IADC 受限于低 OSR 时，通过多级级联（MASH）或两步式操作以更简单的电路实现更高的噪声整形阶数——扩展计数 ADC 利用第一级最后积分器输出作为残差馈入第二级，实现近乎免费的精度提升。 参考文献：Harjani & Lee (1998), IEEE TCAS-II; Agah et al.
多级ΔΣ调制器与Leslie-Singh结构
多级ΔΣ调制器与Leslie-Singh结构 核心思想：与其用高阶环路滤除量化噪声（面临稳定性挑战），不如测量并取消它。Leslie-Singh 结构用一个 L 阶 ΔΣ 调制器级联一个静态（0 阶）多 bit ADC，将首级量化误差 e1 替换为远小于它的 e2，从而获得 25-30 dB 的 SQNR 提升。 前后关系 上下文：§4 全面分析了高阶单环路 ΔΣ 调制器的设计，揭示了稳定性对 NTF 峰值的根本约束。§5.1 开始探索替代路径——多级结构。单环路用”大增益除以噪声”，多级用”测量并取消噪声”。 前置知识： 高阶ΔΣ调制器稳定性与MSA：单环路高阶的稳定性限制正是多级结构试...
失配整形与多bit ΔΣ调制器
失配整形与多bit ΔΣ调制器 1-bit DAC 天然线性但限制了性能；多 bit DAC 性能优异但存在非线性。失配整形是一种将 DAC 元件失配误差噪声整形的技术，兼取两者之长。 前后关系 上下文：§1.5 在 §1.3-1.4 讨论高阶和 MASH 调制器之后，引入另一个实际问题——反馈 DAC 的非线性。多 bit 量化器可大幅提升调制器性能，但反馈 DAC 的失配会导致失真。 后续章节： Ch.6（DAC失配问题与旋转选择DWA原理、旋转实现与替代失配整形拓扑、高阶失配整形原理、三电平分段DAC与过渡误差整形）完整覆盖失配整形的原理、算法、实现 Ch.13（ΔΣ DAC）讨论 ΔΣ...
带通ΔΣ调制器
带通ΔΣ调制器 将低通 ΔΣ 调制的噪声整形能力从 dc 附近搬移到任意中频 f0 附近，使 IF/RF 信号的直接数字化成为可能。 前后关系 上下文：§1.7 在讨论完全部低通（LP）ΔΣ 调制器变体后，引入带通版本。低通 ΔΣ 调制器的 NTF 在 dc 附近有零点，而带通版本将零点搬移到 f0 附近。 后续章节： Ch.11 详细讨论带通 ΔΣ 调制器的设计方法、性能限制、电路实现 原理介绍 何时需要带通？ 信号能量集中在窄带内，带宽 fB≪f0 例如：RF 接收机中 IF 信号（如 f0=10.7 MHz 或 f0=140 MHz） 低通 ΔΣ 调制的 NTF 高通向低频抑...
广义二阶结构与最优NTF设计
广义二阶结构与最优 NTF 设计 §3.5 将 MOD2 的设计推广到最一般的形式：通过输入前馈路径（b1,b2,b3）和反馈路径（a1,a2,a3）实现对 STF 和 NTF 的完全控制。在此基础上，通过优化 NTF 零点位置（将 dc 处的双重零点分裂为通带内的复共轭零对），可获得 3.5 dB 的额外 SQNR 提升；再通过最优极点设计，总体可获得约 6 dB 的峰值 SQNR 改善。 前后关系 上下文：二阶ΔΣ调制器MOD2原理介绍了标准 MOD2（NTF = (1−z−1)2，STF = z−1）。MOD2替代架构展示了多种工程实现。§3.5 是 MOD2 理论部分的最高...
数据转换器基础
数据转换器基础 数据转换器（ADC/DAC）是模拟和数字世界之间的桥梁。Gray §10 提供了 Nyquist 率数据转换器的基础理论框架：从采样和量化的基本原理出发，推导出重要的SQNR（信号-量化噪声比）公式，然后系统介绍各种 Nyquist 率 ADC（Flash、SAR、Pipeline、Algorithmic）和 DAC（电流舵、电阻串、R-2R）的架构与特性，最后介绍校准技术。虽然该章也简要提及 ΔΣ 过采样转换器，但本书已有的 ΔΣ 笔记已覆盖过采样部分，本文侧重 Gray §10 中 Nyquist 率转换器的独有内容。 前后关系 前置知识： 采样理论基础 — 开关电容采样、...
旋转实现与替代失配整形拓扑
旋转实现与替代失配整形拓扑 §6.3–§6.4。讨论旋转选择（DWA）的电路实现方式（对数移位器、参考加扰），以及三种改进型一阶失配整形拓扑——Butterfly Shuffler、A-DWA/Bi-DWA、树形结构 ESL。 前后关系 上下文：§6.2 建立了旋转选择（DWA）的基本原理——通过单元循环取用实现一阶失配整形。实际实现中需考虑：（1）旋转器延迟对 ΔΣ ADC 反馈时序的影响；（2）旋转的确定性本质导致的杂散问题。 后续章节： §6.5（高阶失配整形原理）将失配整形推广至二阶，讨论向量基 VQ 和树形高阶结构 §6.6–§6.7（三电平分段DAC与过渡误差整形）泛化到三电平和非...
过采样数字滤波降噪
过采样数字滤波降噪 Pavan 教材 §2.3 展示了仅通过”过采样 + 数字低通滤波”即可降低带内量化噪声的效果。虽然其效率远不如噪声整形（每次 OSR 加倍仅提升 0.5 bit），但这一简单策略构成了理解 ΔΣ 调制器噪声整形的必要铺垫。 前后关系 上下文：在 §2.2（量化器理论与线性模型）建立了量化噪声模型后，§2.3 自然选择”通过数字滤波降低量化噪声”作为第一个探索方向。这一思路直接但效率有限，为随后 §2.4 中引入反馈噪声整形提供了动机。 后续章节： §2.4（反馈噪声整形与MOD1深度分析）通过负反馈实现更高效的噪声抑制 ΔΣ调制器中的抽取与插值滤波（Ch.14）详细讨论抽...
过采样转换器需求
过采样转换器需求 为什么数据转换器需要过采样？——奈奎斯特率转换器的精度受限于模拟元件匹配（约 12 bit ENOB），而 ΔΣ 过采样转换器通过将复杂度转移到数字域来实现 18+ bit 精度。 前后关系 上下文：Ch.1 开篇（§1.1）直接回答”为什么要用 ΔΣ 调制？“这一问题。从信号处理系统的基本架构出发，指出数字处理核心的速度和密度不断提升，但”顽固的模拟世界”（the physical world nevertheless remains stubbornly analog）使得 ADC/DAC 成为瓶颈。 后续章节： 本节点出”过采样”的必要性后，§1.2 用咖啡店和词典两个...
采样理论基础
采样理论基础 Pavan 教材 §2.1 从信号处理的基本原理出发，严格建立采样过程的数学模型，推导离散时间傅里叶变换（DTFT）与连续时间傅里叶变换之间的关系，并引出过采样率（OSR）的定义及其对抗混叠滤波器设计的深远影响。 前后关系 上下文：§2.1 是 Ch.2 的开端，也是全书所有 ΔΣ 分析的数学起点。在此之前，Ch.1 以咖啡店和词典问题直观引入了过采样转换的想法，但未涉及任何严格的数学框架。§2.1 补足了采样理论的基础。 后续章节： §2.2（量化器理论与线性模型）在采样之后讨论幅度量化 §2.3（过采样数字滤波降噪）利用采样理论中的 OSR 概念分析降噪效果 ΔΣ调制器中的抽...
量化器理论与线性模型
量化器理论与线性模型 Pavan 教材 §2.2 深入分析量化器的特性与建模方法。量化是一个非线性无记忆过程，但通过一系列合理的近似假设，可以将其简化为一个加性白噪声模型，从而用线性系统理论分析 ΔΣ 调制器。 前后关系 上下文：§2.2 紧随 §2.1（采样理论基础）的采样理论。采样实现了时间离散化，而量化实现幅度离散化——两者共同构成 ADC 的核心操作。 后续章节： §2.3（过采样数字滤波降噪）利用量化噪声的白噪声模型计算过采样的降噪效果 §2.4（反馈噪声整形与MOD1深度分析）将量化器嵌入反馈环路实现噪声整形 本章的量化器模型是整个 ΔΣ 理论的立足点；§2.5-2.6 揭示了该模...
高阶CT-ΔΣ调制与DAC脉冲形状效应
高阶 CT-ΔΣ 调制与 DAC 脉冲形状效应 从 CT-MOD2 到 N 阶 CT-ΔΣ，DAC 脉冲形状对 NTF 的影响随阶数增加而增加——CT-MOD1 仅依赖脉冲面积，CT-MOD2 依赖面积和延迟，N 阶 CT-ΔΣ 依赖前 N 个矩。Pavan 引入的矩方法为系统分析脉冲形状效应提供了统一框架。 前后关系 上下文：在 CT-MOD1（§8.1-§8.2）建立脉冲不变变换和隐含反混叠基本原理后，§8.3-§8.4 将分析推广到二阶和高阶。 前置知识： CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换、DAC 脉冲模型、s=ln(z) 映射 二阶ΔΣ调制器MOD2原理 — D...
高阶NTF零点优化与Bode积分
高阶 NTF 零点优化与 Bode 灵敏度积分 §4.4-4.5 将 NTF 设计从经验提升到理论高度。最优零点放置可显著改善 SQNR（L=8 时提升 34 dB）。更根本地，Bode 灵敏度积分揭示了 ΔΣ 调制器的一个基本原理：带内 NTF 降低必然以带外 NTF 升高为代价——一切 NTF 设计都受此约束。 前后关系 上下文：广义二阶结构与最优NTF设计（Ch.3 §3.5）已在二阶调制器中将 NTF 零点从 z=1 分裂为复共轭对，获得 3.5 dB 的 SQNR 改善。Ch.4 §4.4 将该思路推广到任意高阶 NTF，给出最优零点分布表。 高阶ΔΣ调制器稳定性与MSA 和 高阶Δ...
高阶ΔΣ调制器NTF系统化设计
高阶 ΔΣ 调制器的 MSA 改进与系统化 NTF 设计 直接采用 (1−z−1)L 的高阶 NTF 因高频增益过大而过早失稳。本章核心对策：将 NTF 极点从 z=0 移至靠近 z=1 的位置，以此降低带外增益（OBG），换取更大的稳定输入范围。§4.3 进一步提供了基于 Butterworth 原型高通滤波器的完整系统化设计流程。 前后关系 上下文：高阶ΔΣ调制器稳定性与MSA 揭示了量化器过载导致有效增益下降、根轨迹移出单位圆的失稳机制。NTF 的高频增益是过载的罪魁祸首——(1−z−1)3 在 fs/2 处的增益为 8（18 dB）。 后续延伸：高阶NTF零点优化与Bode积分 从理...
高阶ΔΣ调制器与NTF
高阶ΔΣ调制器与NTF 从一阶到高阶：高阶环路滤波器带来更激进的噪声整形（OSR 加倍对应 L+0.5 bit 分辨率提升），但代价是稳定的维护变得更加困难。 前后关系 上下文：§1.3 在 §1.2 的一阶调制器基础上，自然地延伸问道——能否用更高阶的环路滤波器来提升精度？答案是肯定的：二阶、三阶乃至更高阶的 ΔΣ 调制器在实践中被广泛使用。 后续章节： Ch.2（反馈噪声整形与MOD1深度分析、量化器理论与线性模型）建立了一阶噪声整形的严格理论基础，其中线性量化器模型是本章分析的前提 Ch.3（二阶ΔΣ调制器MOD2原理、MOD2仿真与有效量化器增益、MOD2非线性效应与谐波失真、MOD2...
高阶ΔΣ调制器稳定性与MSA
高阶 ΔΣ 调制器的信号依赖稳定性与 MSA 估计 Ch.4 的核心主题之一：高阶 NTF (1−z−1)L 虽然理论上可实现任意高的 SQNR，但实际中因稳定性限制而远非如此。量化的过载使有效增益降低，导致环路失稳。信号依赖的稳定性 是 ΔΣ 调制器设计最根本的矛盾——更激进的噪声整形必然以更小的稳定输入范围为代价。 前后关系 上下文：反馈噪声整形与MOD1深度分析（Ch.2）和 MOD2稳定性与死区分析（Ch.3）分别分析了 MOD1 和 MOD2 的稳定性条件。Ch.4 将此问题推广到任意阶调制器，揭示稳定性问题的本质是量化器过载而非量化过程本身——即使使用无限电平量化器，高阶环路也不会...
高阶失配整形原理
高阶失配整形原理 §6.5。将失配整形从一阶推广到高阶存在与 ΔΣ 调制器相同的稳定性挑战。本节详细推导向量基（Vector-Based）和树形两种高阶实现，并比较其 MNP 信号依赖性。 前后关系 上下文：§6.2–§6.4 讨论了多种一阶失配整形方案（旋转、Butterfly、Bi-DWA、树形），其在 OSR 中等的应用中提供 9 dB/倍频程的 MNP 改善。当 OSR 进一步增大或要求更强失配抑制时，需要高阶整形（15 dB/倍频程）。 后续章节： §6.6（三电平分段DAC与过渡误差整形）将失配整形泛化到三电平和非单元元素 原理介绍 6.5.1 向量基失配整形（Vector-Bas...
Gabor C. Temes
Gabor C. Temes 模拟集成电路设计领域的传奇人物，ΔΣ 数据转换器理论的奠基人之一，俄勒冈州立大学教授。Understanding Delta-Sigma Data Converters 的合著者，IEEE 终身 Fellow。 简介 Gabor C.
José M. de la Rosa
José M.
Richard Schreier
Richard Schreier ΔΣ 数据转换器领域的权威专家，Analog Devices 杰出工程师。Understanding Delta-Sigma Data Converters（两版）的主要作者，开发了广泛使用的 ΔΣ Toolbox。 简介 Richard Schreier 是 Analog Devices 的杰出工程师（Fellow），在 ΔΣ 调制器理论和设计方面有长达 30 年的经验。他开发的 Delta-Sigma Toolbox（MATLAB）是业界和学术界最广泛使用的 ΔΣ 设计工具。 代表著作 Understanding Delta-Sigma Data Conv...
Shanthi Pavan
Shanthi Pavan ΔΣ 数据转换器领域的权威学者，印度理工学院马德拉斯分校（IIT Madras）教授。Understanding Delta-Sigma Data Converters（2nd Edition）的第一作者，在 CT-ΔΣ ADC 理论方面有重要贡献。 简介 Shanthi Pavan 是 IIT Madras 的教授，IEEE Fellow。他的研究兴趣包括连续时间 ΔΣ 调制器、时钟恢复电路和高速有线通信。在 Excess Loop Delay 补偿理论、FIR DAC 反馈技术等方面做出了重要贡献。 代表著作 Understanding Delta-Sigma ...
Pavan《Understanding Delta-Sigma Data Converters》Ch.11 带通与正交ΔΣ调制 深度解析
Pavan《Understanding Delta-Sigma Data Converters》Ch.11 带通与正交ΔΣ调制 深度解析 本章内容：阐述如何将 ΔΣ 转换器的噪声整形能力从基带扩展到中频/射频，涵盖带通 (Bandpass) 和正交 (Quadrature) 两种架构。核心内容包括 N-path 频率变换、谐振器电路实现、完整设计实例（65nm CMOS 可编程 ADC）、正交信号理论与多相处理。 衔接：Ch.1 (§1.7) 简介了带通 ΔΣ 的概念。Ch.2-4 建立的低通 NTF 综合与架构选择方法在本章的直接推广。 后续：Ch.13 (ΔΣ DAC) 和 Ch.14 (...
Pavan《Understanding Delta-Sigma Data Converters》Ch.13 ΔΣ DAC 深度解析
Pavan《Understanding Delta-Sigma Data Converters》Ch.13 ΔΣ DAC 深度解析 本章内容：系统阐述 ΔΣ DAC 的设计原理、环路架构、多-bit 内部 DAC 线性化技术、插值滤波器和模拟后置滤波器设计。ΔΣ DAC 在商业上与应用上至少与 ΔΣ ADC 同等重要。 衔接：Ch.1 (§1.9) 简介了 ΔΣ DAC 概念。Ch.4 的环路架构（CIFB/CRFB/CIFF）可全部推广到 DAC 环路。Ch.6 的失配整形技术对多-bit DAC 同样适用。 后续：Ch.14（抽取/插值滤波器）进一步深入插值滤波器的理论。 第 13 章目录...
Pavan《Understanding Delta-Sigma Data Converters》Ch.14 抽取与插值滤波器 深度解析
Pavan《Understanding Delta-Sigma Data Converters》Ch.14 抽取与插值滤波器 深度解析 本章内容：系统阐述 ΔΣ ADC/DAC 系统中数字抽取和插值滤波器的设计理论与实现方法。涵盖多相分解、sinc/CIC 滤波器、半带滤波器（含 Saramäki 结构）、带通抽取以及分数速率转换。 衔接：Ch.13（ΔΣ DAC）中的插值滤波器示例（§13.4）是本章的简单引子。Ch.4 的调制器阶数与 OSR 决定抽取/插值规格。 后续：附录 B（ΔΣ 工具箱）提供设计辅助函数。 第 14 章目录结构 节号标题核心内容14.1插值滤波 (Interpola...
Pavan《Understanding Delta-Sigma Data Converters》深度解析
Pavan《Understanding Delta-Sigma Data Converters》深度解析 Shanthi Pavan, Richard Schreier, Gabor C.
Pavan《Understanding Delta-Sigma Data Converters》附录A 频谱估计 深度解析
Pavan《Understanding Delta-Sigma Data Converters》附录A 频谱估计 深度解析 本附录内容：系统阐述如何使用 FFT 对 ΔΣ 数据进行频谱分析。涵盖窗函数选择、缩放与噪声带宽、平均技术、完整示例和数学背景。对 ΔΣ 设计者准确评估 SNR/SNDR/SFDR 至关重要。 衔接：本书所有章节的仿真结果均依赖本附录的方法。附录 B（ΔΣ 工具箱）的 simulateDSM 和 logsmooth 等函数使用本附录的原理。 附录 A 目录结构 节号标题核心内容A.1窗函数 (Windowing)矩形/Hann/Hann2 窗、噪声泄漏、信号泄漏、记录长度...