Maloberti《Data Converters》深度解析

Franco Maloberti 著 · Springer, 2007 · 454 页 · 9 章 Pavia University 教授 | 基于 Texas A&M / UT Dallas / Pavia 多年授课讲义

---

书籍定位

属性	内容
全称	Data Converters
作者	Franco Maloberti
出版	Springer, 2007
页数	454 页
章数	9 章 + Index
定位	数据转换器系统教材，涵盖 Nyquist-rate ADC/DAC、ΣΔ 转换器、数字增强技术、测试方法
特色	大量 Matlab/Simulink 行为级仿真示例，每章附习题；侧重电路实现而非纯系统理论
先修知识	模拟电路设计、晶体管原理、基本信号与系统

核心主题一览

章节	主题	对应概念
Ch.1	背景知识：采样、量化、kT/C 噪声、DFT/FFT、Z 变换	采样理论基础、量化器理论与线性模型、kTC噪声与模拟动态范围、Laplace变换与z变换
Ch.2	数据转换器规格：静态/动态指标	DAC架构与动态性能、数据转换器基础
Ch.3	Nyquist 率 DAC：电阻/电容/电流源架构	DAC架构与动态性能
Ch.4	Nyquist 率 ADC：Flash/两步/折叠/插值/TI/SAR/Pipeline	Flash ADC与比较器设计、子区式ADC与循环ADC、流水线ADC架构、SAR ADC单调电容切换技术
Ch.5	数据转换器专用电路：S/H、折叠放大器、V/I、时钟	采样开关与跟踪保持电路、CT-ΔΣ积分器实现与OTA架构
Ch.6	过采样与低阶 ΣΔ 调制器	反馈噪声整形与MOD1深度分析、二阶ΔΣ调制器MOD2原理
Ch.7	高阶/CT ΣΔ 与 ΣΔ DAC	高阶ΔΣ调制器与NTF、MASH ΔΣ调制器、CT-ΔΣ调制、带通ΔΣ调制器、ΔΣ DAC
Ch.8	数字增强技术：校准、动态匹配、DWA、抽取/插值	失配整形与多bit ΔΣ调制器、DAC失配问题与旋转选择DWA原理、ΔΣ调制器中的抽取与插值滤波
Ch.9	数据转换器测试：静态/动态测试、FFT、直方图	Jitter对数据转换器的影响

---

Ch.1 — 背景知识 (Background Elements)

本章建立数据转换器设计所需的全部理论基础，包括理想数据转换器模型、采样理论、幅度量化、kT/C 噪声、DFT/FFT 工具、编码方案、D/A 转换器原理以及 Z 变换。

§1.1 理想数据转换器

• A/D 转换器由四功能级联：连续时间抗混叠滤波 → 采样 → 量化 → 数据编码
• D/A 转换器由两级功能组成：数字-模拟转换（译码）→ 重建（S/H + 低通重建滤波器）

§1.2 采样 (Sampling)

• 理想采样：$x^{\ast }(t)=x^{\ast }(nT)=\sum x(t)\delta (t-nT)$
• 采样在频域产生输入频谱的无限副本（以 $f_s$ 为周期重复）
• Laplace 变换：$L[x^{\ast }(nT)]={\sum }_{-\infty }^{\infty }X(s-jn{\omega }_s)$
• Nyquist 准则：$f_s\ge 2f_B$，$f_s/2$ 称为 Nyquist 频率
• 抗混叠滤波：前置于采样器的连续时间滤波器，通带 $0\cdots f_B$，阻带 $(f_s-f_B)$ 以上
• 滤波器的过渡带 $f_B\cdots (f_s-f_B)$，所需阶数 $n=A_{SB}{|}_{dB}/\{20{\log }_{10}[(f_s-2f_B)/f_B]\}$

§1.2.1 欠采样 (Undersampling)

• 利用高频输入信号有意折叠到基带的技术，也称为谐波采样、IF 采样
• 带宽条件：信号位于单个 Nyquist 区内（$f_H-f_L<f_s$）且 $f_s$ 满足分区约束
• 欠采样同样需要带通抗混叠滤波器以抑制其他 Nyquist 区的干扰

§1.2.2 采样抖动 (Sampling-time Jitter)

• 对正弦波 $X_{in}(t)=A\sin ({\omega }_{in}t)$，抖动误差：$\Delta X(nT)=A{\omega }_{in}\delta (nT)\cos ({\omega }_{in}nT)$
• SNR 退化：${\text{SNR}}_{ji,dB}=-20\log ({\sigma }_{jitter}\cdot {\omega }_{in})$
• 例：$\text{SNR}=90\text{dB}$ @ $f_{in}=100\text{MHz}$ 需要 $50\text{fs}$ 时钟抖动

§1.3 幅度量化 (Amplitude Quantization)

• 量化步长：$\Delta =X_{FS}/M$（$M$ 为量化级数）
• 量化误差 ${\epsilon }_Q$ 在 $[-\Delta /2,+\Delta /2]$ 范围内
• 量化噪声模型四假设：(1) 所有量化级等概率 (2) 量化级数大 (3) 均匀步长 (4) 误差与输入不相关

§1.3.1-1.3.2 量化噪声特性

• 功率：$P_Q={\Delta }^2/12$
• 正弦波 SQNR：${\text{SNR}}_{sine}{|}_{dB}=6.02N+1.78\text{ dB}$
• 三角波 SQNR：${\text{SNR}}_{trian}{|}_{dB}=6.02N\text{ dB}$
• 每增加 1 bit 分辨率，SNR 改善 6.02 dB
• 噪声频谱为白噪声，单边功率谱密度：$p_{\epsilon }(f)={\Delta }^2/(6f_s)$
• 有效位数 (ENB)：${\text{ENB}}_{sin}=({\text{SNR}}_{tot}-1.78)/6.02$

§1.4 kT/C 噪声

• 采样开关的热噪声在采样电容上的总功率：$P_{n,C_s}=kT/C_s$
• 与开关电阻 $R_s$ 无关（电阻增大 → 白噪声底上升，但滤波作用增强，两者抵消）
• 1 pF 电容产生 $64.5\mu \text{V}$ 噪声电压
• 电容增至 4× → 噪声电压降至 1/2

§1.5 离散傅里叶变换与快速傅里叶变换 (DFT/FFT)

• DFT：$X(f_k)={\sum }_{n=0}^{N-1}x(nT)e^{-j2\pi kn/(N-1)}$
• FFT（Cooley-Tukey 算法）：计算量从 $N^2$ 降至 $N{\log }_{2}N$
• 窗函数 (Windowing)：解决 $N$ 周期扩展引起的首尾不连续
  • Hamming 窗：窄频谱峰；Blackman-Harris 窗：宽峰但低展宽；Gaussian 窗：折中
  • 相干采样条件：$f_{in}=(k/2^N)f_s$，其中 $k$ 为质数
• FFT 处理增益：噪声底随序列长度每增加一倍降低 3 dB：$x_{noise}^2{|}_{dB}=P_{sig}-1.78-6.02M-10\log (N/2)$

§1.6 编码方案 (Coding Schemes)

• USB (Unipolar Straight Binary)：单极性，0000 → 最小，1111 → 满量程
• CSB (Complementary Straight Binary)：USB 补码
• BOB (Bipolar Offset Binary)：双极性，MSB 表示符号，0000 → 负满量程
• COB (Complementary Offset Binary)：BOB 补码
• BTC (Binary Two’s Complement)：MSB=0 正，MSB=1 负，0000 为零点
• CTC (Complementary Two’s Complement)：BTC 补码

§1.7 D/A 转换器

• 理想重建滤波器：$H_{R,id}(f)=1$ for $|f|<f_s/2$，$0$ 其余
• S/H 传递函数：$H_{S\&H}(s)=(1-e^{-sT})/(s\tau )$
  • 幅频响应为 $\text{sinc}(x)=\sin (x)/x$，在 Nyquist 处衰减 $-3.9\text{dB}$
  • 相位与 $\omega$ 成比例
• 重建滤波器规格与抗混叠滤波器类似

§1.8 Z 变换

• 定义：$Z\{x(nT)\}={\sum }_{-\infty }^{\infty }x(nT)z^{-n}$
• $z^{-1}$ 为单位延迟算子
• 映射关系：$z=e^{sT}$ → $|z|=e^{\sigma T}$，$\angle z=\omega T$
• s 平面虚轴映射到 z 平面单位圆；左半 s 平面映射到单位圆内
• 三种近似积分器变换：
  • 前向 (Forward)：$H_{I,F}=T\cdot z/(z-1)$，映射 $sT\to (z-1)/(Tz)$
  • 后向 (Backward)：$H_{I,B}=T/(z-1)$，映射 $sT\to (z-1)/T$
  • 双线性 (Bilinear)：$H_{I,Bil}=T(z+1)/[2(z-1)]$，映射 $sT\to (z-1)/[2T(z+1)]$

MATLAB 示例：Ex1.1（采样效应演示）、Ex1.2（抖动噪声SNR分析）、Ex1.4（Blackman 窗函数）、Ex1.5（S/H 对镜像的影响）

---

Ch.2 — 数据转换器规格 (Data Converters Specifications)

本章系统阐述数据转换器的全部规格参数体系，包括类型分类、操作条件、一般特性、静态/动态/数字开关三类规格。

§2.1 转换器类型

• 按算法分：Flash、Sub-ranging、ΣΔ 等
• 按策略分两大类：
  • Nyquist 率转换器：OSR（$f_s/(2f_B)$）< 8，信号带宽占很大比例
  • 过采样转换器：OSR 可高达数百，信号带宽仅占 Nyquist 范围小部分
• 过采样优势：(1) 抗混叠滤波器过渡带宽、设计容易 (2) 带内量化噪声功率小

§2.2 操作条件

• 电源电压：通常允许 ±5% 波动
• 温度范围：商用 $-20^{\circ }\text{C}\sim 85^{\circ }\text{C}$，军用 $-55^{\circ }\text{C}\sim 125^{\circ }\text{C}$
• 14-bit 转换器在商用温度范围需 $\sim 0.3\text{ppm}{/}^{\circ }\text{C}$ 精度
• PCB 设计要求：模拟/数字分离、多层板（电源/地平面）、短时钟走线（微带线阻抗匹配）

§2.3 转换器规格总览

类别	包含
一般特性	信号类型（单端/伪差分/全差分）、分辨率、动态范围、绝对最大额定值、ESD 注意、引脚功能、预热时间、漂移
静态规格	输入-输出传输特性、DNL、INL、失调、增益误差
动态规格	SNR、SNDR、SFDR、THD、IMD、转换速率、有效位数
数字/开关规格	数字输入/输出逻辑电平、时序

§2.4 静态规格

• 传输特性：理想为均匀步长的阶梯，步长$\Delta$
• 失调误差 (Offset Error)：实际转换曲线与理想曲线之间的 DC 偏移
• 增益误差 (Gain Error)：实际与理想增益的偏差
• DNL (微分非线性)：${\text{DNL}}_k=(A_{k+1}-A_k)/\Delta -1$
• INL (积分非线性)：各码中心相对于理想直线的累积偏差
• 单调性 (Monotonicity)：数字码增加时模拟输出始终（或通常）增加

§2.5 动态规格

• SNR (信噪比)：信号功率与总噪声功率之比
• SNDR (信噪失真比)：含谐波分量
• SFDR (无杂散动态范围)：信号幅度与最大杂散幅度之比
• THD (总谐波失真)：前 $N$ 次谐波功率和与信号功率之比
• IMD (互调失真)：双音测试的交叉调制产物
• 有效位数 (ENOB)：$\text{ENOB}=(\text{SNDR}-1.76)/6.02$

§2.6 数字与开关规格

• 数字输入/输出逻辑电平（TTL/CMOS/LVDS）
• 建立时间、保持时间、传播延迟
• 时钟频率、占空比要求

---

Ch.3 — Nyquist 率 D/A 转换器 (Nyquist-Rate D/A Converters)

本章全面研究 Nyquist 率 DAC 的各种架构，从电压/电流参考的必需品开始，涵盖电阻型、电容型、电流源型三大类架构。

§3.1-3.2 引言与转换器类型

• DAC 应用：波形发生器、伺服控制、音频/视频重建、通信发射机
• 电压/电流参考：带隙基准 $V_{REF}=V_{BE}+K\Delta V_{BE}$；精度直接影响 DAC 整体精度

§3.3 电阻型架构 (Resistor based)

• 电阻串分压器：$2^N$ 个串联电阻产生 $2^N$ 个参考电压，开关网络选择对应节点
• X-Y 选择：行-列两级译码，减少开关数（$2\times 2^{N/2}$ 替代 $2^N$）
• 输出电压建立：RC 时间常数 + 开关/缓冲器非理想性
• 分段架构 (Segmented)：混合粗/细电阻串，兼顾精度和面积
• 失配影响：电阻失配 ${\sigma }_R/R\propto 1/\sqrt{W\cdot L}$，影响 DNL/INL
• 修调 (Trimming)：激光修调、齐纳击穿、熔丝；校准 (Calibration)：使用辅助 DAC 或 ADC
• 数字电位计：DAC 的特殊应用
• R-2R 梯形 DAC：用 R 和 2R 两种电阻值实现二进制加权
  • $V_{out}=V_{ref}\cdot (b_1/2+b_2/4+\cdots +b_N/2^N)$
  • 优势：只用两种电阻值，便于匹配
  • 问题：开关导通电阻、寄生电容导致建立时间增加
• 去毛刺 (Deglitching)：在开关转换瞬间插入跟踪保持电路消除毛刺

§3.4 电容型架构 (Capacitor based)

• 电容分压 DAC：二进制加权电容阵列，开关切换参考电压
• 电荷定标 (Charge Scaling)：基于电荷再分配原理
  • $V_{out}=V_{ref}\cdot (C_1/C_{tot})$
• 电容型 MDAC (乘 DAC)：用于流水线转换器每级
• “Flip Around” MDAC：一种高速度、低功耗 MDAC 结构
• 混合电容-电阻 DAC：粗调电容 + 细调电阻

§3.5 电流源型架构 (Current Source based)

• 基本操作：二进制加权电流源阵列，开关控制电流进入输出或地
• 单位电流源：$I_{LSB}$，$2I_{LSB}$，$4I_{LSB}$，…，$2^{N-1}{I}_{LSB}$
• 一元选择 (Unary Selection)：所有 $2^N-1$ 个电流源相等，温度计码译码
  • 优势：单调性保证，DNL 更小
  • 不足：译码电路复杂
• 随机失配：${\sigma }_I/I={\sigma }_{V_T}/(V_{GS}-V_T)\propto 1/\sqrt{W\cdot L}$
• 电流源选择：随机/分层对称/象限选择，减少梯度误差
• 电流切换与分段：高位一元（温度计码）+ 低位二进制加权
• 开关时序：先开后合 (break-before-make) 或先合后开 (make-before-break) 策略

§3.6 其他架构

• 乘法 DAC、分数 DAC、混合 DAC

MATLAB 示例：电阻串 DAC 失配仿真、R-2R 建立时间仿真

---

Ch.4 — Nyquist 率 A/D 转换器 (Nyquist Rate A/D Converters)

本章全面覆盖 Nyquist 率 ADC 架构：Flash、两步式、折叠/插值、时间交织、逐次逼近、流水线、循环、积分型、压频转换。

§4.1 引言

• Nyquist 率 ADC 的分类：按速度和精度折中

§4.2 时间精度 (Timing Accuracy)

• 比较器的再生时间：$t_{latch}\approx {\tau }_L\cdot \ln (V_{DD}/(2\Delta V_i))$
• 亚稳态 (Metastability)：当输入差 $v_{id}$ 极小时，比较器可长时间处于平衡态
  • 亚稳态概率：$P_{meta}\propto e^{-t/{\tau }_L}$

§4.3 全 Flash 转换器 (Full-Flash)

• 用 $2^N-1$ 个比较器，并行比较输入与参考电压
• 一次转换只需一个时钟周期，速度最快
• 参考电压产生：电阻串分压
• 比较器失调导致气泡码 (bubble) 和失码
• 失调自调零 (Auto-zeroing)：在采样相将比较器失调存储在电容上
• 实际限制：比较器数量每增加 1 bit 翻倍，功率、面积、输入电容激增

§4.4 子区式与两步式转换器 (Sub-Ranging / Two-Step)

• 两步式：粗量化（M bits）+ 减法 + 细量化（K bits）= M+K bits
• 优势：比较器数从 $2^{M+K}$ 降至 $2^M+2^K$
• 精度要求：粗 DAC 必须比整体精度更准（至少 N-bit 线性度）
• 用过范围 (over-range) 技术补偿粗比较器误差

§4.5 折叠与插值 (Folding & Interpolation)

• 折叠：用折叠放大器（Folding Amplifier）预处理模拟输入，将输入范围折叠成小范围
  • 折叠因子 $F$：$F$ 次折叠，减少比较器数量
• 双折叠 (Double Folding)：在单折叠基础上进一步折叠，消除边界问题
• 插值 (Interpolation)：用少量前置放大器生成中间参考电平
  • 插值因子 $I$：在折叠放大器输出间插入 $I$ 个中间值
  • 减少输入负载和功耗
• Flash 中的插值：用电阻/电容插值替代部分比较器
• 折叠架构中的插值：有效倍增折叠因子
• 用插值改善线性度：降低前置放大器等效失调

§4.6 时间交织转换器 (Time-Interleaved)

• $M$ 个 ADC 子转换器轮流采样，等效采样率提高 $M$ 倍
• 精度挑战：各通道间失调/增益/时间偏斜失配
  • 失调失配 → 杂散在 DC 和 $f_s/M$ 倍数频
  • 增益失配 → 信号调制 $f_s/M$ 倍数频
  • 时间偏斜 → 类似增益失配的频谱杂散

§4.7 逐次逼近转换器 (Successive Approximation)

• 通过二分搜索逐位确定：从 MSB 到 LSB 共 N 步
• 电荷再分配 SAR ADC：电容阵列实现 DAC + 采样电容
  • 开关能量消耗：$E_{conv}={\sum }_{k=1}^N{2}^{N-2k}{V}_{ref}^2{C}_u$
• 误差与纠错：比较器噪声、DAC 建立误差

§4.8 流水线转换器 (Pipeline)

• K 级流水线级串联，每级完成 N-bit 粗量化 + 残差生成
• 各级同时处理不同样本，吞吐率高
• 每级精度要求：级间增益 $G$，级内 ADC 比较器只需 N-bit 精度（$G$ 倍放大后有冗余）
• 数字校正：利用过范围（1.5-bit/级）容忍比较器误差
  • 1.5-bit/级：比较阈值 $\pm V_{ref}/4$，两级后校正
• 动态性能：建立时间 ${\tau }_{settle}$、运放带宽、摆率限制
• 采样数据残差发生器** (Sampled-Data Residue Generator)：MDAC 电路实现

§4.9 其他架构

• 循环 (Algorithmic/ Cyclic) ADC：单个高增益级循环使用 1 bit/周期，面积最小但速度最慢
• 积分型 (Integrating) ADC：对输入积分固定时间，再对参考积分回零；高精度（>16 bit）但慢速
  • 双斜率 (Dual-Slope)：消除时钟和 RC 误差
• 压频转换 (V/F) ADC：频率与输入成正比，计数器测频

---

Ch.5 — 数据转换器电路 (Circuits for Data Converters)

本章专注于数据转换器中特有的模拟电路模块：采样保持、折叠放大器、V/I 转换、时钟生成。

§5.1-5.2 采样保持 (Sample-and-Hold)

• S/H 功能：采样相跟踪输入，保持相关断信号
• 二极管桥 S/H：BJT 工艺的经典开环 S/H
  • 电流控制二极管导通/截止
  • 非理想性：电荷注入、时钟馈通、建立时间
• 改进型二极管桥 S/H：增加补偿电路减少保持步长

§5.3 开关射随器 (Switched Emitter Follower)

• 基于 BJT 射随器，开关控制采样/保持转换
• 电路实现：对称开关、电流源偏置

§5.4 互补双极 S/H (Complementary Bipolar S&H)

• NPN/PNP 互补对可提高线性度

§5.5 CMOS 采样保持

• CMOS 开关基础：$R_{on}=1/[\mu C_{ox}(W/L)(V_{GS}-V_T)]$
• 电荷注入 (Charge Injection)：开关关断时沟道电荷注入采样电容
  • $Q_{ch}=WL{C}_{ox}(V_{GS}-V_T)$
  • 注入误差：$\Delta V_{inj}=Q_{ch}/(2C_s)$（按 1/2 分配到两侧）
• 时钟馈通 (Clock Feedthrough)：开关管栅-源/栅-漏交叠电容的耦合
• 互补 CMOS 开关：NMOS+PMOS 并联，消除 $R_{on}$ 的变化
• 两级 OTA 作为 T/H：闭环结构与单位增益缓冲器
• CMOS S/H 中虚地应用：利用运放虚地消除开关误差
• 噪声分析：kT/C + 运放噪声

§5.6 低电源电压 CMOS 开关

• 开关自举 (Switch Bootstrapping)：栅-源电压 $V_{GS}$ 保持恒定（$=V_{DD}$），$R_{on}$ 与输入无关
  • 经典实现：预充电电容 $C_{boot}$ 在开关导通时连接在栅-源之间

§5.7 折叠放大器 (Folding Amplifiers)

• 电流折叠：利用电流镜的电流方向反转实现折叠
• 电压折叠：利用差分对的跨接实现电压折叠

§5.8 电压-电流转换器 (Voltage-to-Current Converter)

• V/I 转换器在数据转换器中广泛使用（电流舵 DAC、CT-ΔΣ 中的 Gm-C 积分器等）
• 基本结构：源极退化差分对（$G_m=g_m/(1+g_m{R}_S)$）
• 线性化技术：源极退化、交叉耦合、预失真、自适应偏置

§5.9 时钟生成 (Clock Generation)

• 非交叠时钟 (Non-overlapping clock)：${\Phi }_1$ 和 ${\Phi }_2$ 两相之间有时间间隙，防止开关同时导通
• 交叠时钟 (Overlapping clock)：特定应用中需要先合后开
• 占空比控制电路

---

Ch.6 — 过采样与低阶 ΣΔ 调制器 (Oversampling and Low Order ΣΔ Modulators)

本章从过采样基础开始，系统建立一阶/二阶 ΣΔ 调制器理论，包括噪声整形、电路非理想性、架构设计、噪声分析和单/多 bit 选择。

§6.1 引言

• 过采样的核心优势：信号带宽仅占 Nyquist 范围小部分，可通过数字滤波去除带外量化噪声
• 纯过采样降噪：$V_{n,B}^2={\Delta }^2/12\cdot 2f_B/f_s=V_{ref}^2/(12\cdot 2^{2n}\cdot OSR)$
• ENOB 提升：$\text{ENOB}=n+0.5\cdot {\log }_2(\text{OSR})$，OSR 每 4 倍 → 0.5 bit
• 数字域不宜过采样（功耗与频率成正比），需抽取 (decimation) 降低数据率

§6.2 噪声整形 (Noise Shaping)

• 利用反馈回路中的积分器实现噪声高通滤波
• CT→DT 脉冲不变变换
• 核心关系：$\text{NTF}(z)=1-H(z)S(z)$，$S(z)$ 为 DAC 脉冲形状

§6.3 一阶调制器 (First Order Modulator)

• 时域分析：$\eta [n]=\eta [n-1]+x[n-1]-y[n-1]$
• z 域 NTF：$\text{NTF}(z)=1-z^{-1}$，STF：$\text{STF}(z)=z^{-1}$
• 带内量化噪声：${\sigma }_q^2={\Delta }^2/12\cdot {\pi }^2/3\cdot 1/{\text{OSR}}^3$
  • 每倍频改善 9 dB = 1.5 bit（对比纯过采样 0.5 bit）
• SQNR：$\text{SQNR}=9M^2\cdot {\text{OSR}}^3/(2{\pi }^2)$
• 单 bit 本质线性：1-bit DAC 只有两个输出电平，不存在线性问题
• 有限运放增益 $A$ 导致 NTF 零点从 $z=1$ 移动到 $z=p=A/(1+A)$

§6.4 二阶调制器 (Second Order Modulator)

• NTF：$\text{NTF}(z)=(1-z^{-1}{)}^2$
• 带内噪声：${\sigma }_q^2\propto 1/{\text{OSR}}^5$，每倍频改善 15 dB = 2.5 bit
• 两级积分器级联，稳定性比一阶更严格

§6.5 电路设计问题

• 失调：积分器和比较器失调影响，失调在差分结构中可被噪声整形
• 有限运放增益：有损积分 → NTF 零点偏移 → 带内噪声增加
  • DC 增益 $A_0$ → 积分器泄漏因子 $p=A_0/(1+A_0)$
• 有限运放带宽：不完全建立 → 谐波失真
• 有限运放摆率：大信号响应受限，影响建立精度
• ADC 非理想操作：比较器失调、迟滞、亚稳态
• DAC 非理想操作：DAC 误差直接影响输出精度（不被整形）

§6.6 架构设计问题

• 积分器动态范围：内部状态变量摆幅需在电源范围内
• 动态范围优化：缩放系数调整使各级积分器摆幅相等
• SC 电路实现：开关电容积分器，${\Phi }_1/{\Phi }_2$ 非交叠时钟
• 噪声分析：kT/C 噪声 + 运放噪声 + 参考电压噪声
• 量化误差与 Dither：注入少量随机信号破坏空闲音 (idle tones)
  • 空闲音：直流输入为有理数时输出呈周期序列
• 单 bit vs 多 bit
  • 单 bit：本质线性，SQNR 受限（需要高 OSR）
  • 多 bit：SQNR 更高，对时钟抖动免疫更好
  • 代价：多 bit DAC 需要 DEM 或 DWA 失配整形

---

Ch.7 — 高阶、连续时间 ΣΔ 转换器与 ΣΔ DAC (High-Order, CT ΣΔ Converters and ΣΔ DAC)

本章在前两章 ΣΔ 原理基础上深入高阶调制器架构：SNR 增强技术、高阶噪声整形（单级与 MASH）、连续时间 ΣΔ、带通 ΣΔ 和 ΣΔ DAC。

§7.1 SNR 增强 (SNR Enhancement)

• 核心思想：ΣΔ 调制器线性度取决于 DAC 而非 ADC，因此可使用多 bit ADC（高 SQNR）+ 低分辨率 DAC（易匹配）
• 截断法：将 n-bit ADC 输出截断为 m-bit 送至 DAC，差值在数字域处理补偿
  • $Y_1=X\cdot STF+{\epsilon }_{Q,m}\cdot NTF$
  • $Y_2=Y_1-{\epsilon }_{Q,m}+{\epsilon }_{Q,n}$
  • $Y_2\cdot NTF+Y_1(1-NTF)=X\cdot STF+{\epsilon }_{Q,n}\cdot NTF$
  • 要求模拟 NTF 与理想 NTF 匹配优于 $2^{-(n-m)}$
• 数字 ΣΔ 辅助法：在 ADC 与 DAC 间插入数字 ΣΔ 对截断误差进一步整形
  • $Y_1=Y+{\epsilon }_T(1+z^{-1}{)}^p$，$p\ge$ 调制器阶数可忽略 ${\epsilon }_T$ 贡献

§7.2 高阶噪声整形 (High Order Noise Shaping)

• 理想 L 阶 NTF：$NTF(z)=(1-z^{-1}{)}^L/D(z)$
• 带内噪声功率：$V_n^2=V_{n,Q}^2\cdot {\pi }^{2L}/(2L+1)\cdot OS{R}^{-(2L+1)}$
• SNR 公式：$SN{R}_{\Sigma \Delta ,L}=3/2\cdot (2L+1)/{\pi }^{2L}\cdot k^2\cdot OS{R}^{2L+1}$
  • dB 形式：$SN{R}_{dB}=1.78+6.02n^{\prime }-10\log ({\pi }^{2L}/(2L+1))+3.01(2L+1){\log }_2(OSR)$
  • L=6 时 OSR=16 即可达 100dB（理想情况）

§7.2.1-7.2.2 单级架构与稳定性

• 高阶面临稳定性挑战：量化器非线性可能触发现实中不存在的失稳
• 通用结构：积分器链 + 加权反馈求和（CIFB）
  • $H(z)=P(z)/(1-z^{-1}{)}^p$，$P(z)=\sum {\alpha }_i{z}^{-i}$
  • $NTF=(1-z^{-1}{)}^p/[\sum {\alpha }_i{z}^{-i}+(1-z^{-1}{)}^p]$
  • 极点 $D(z)=\prod (1-z_i{z}^{-1})$ 须位于单位圆内
  • 极点增益因子 $K_p=\prod |1-z_i|<1$ 导致 SNR 下降 $20{\log }_{10}{K}_p$ dB
• 稳定性通常要求多 bit 量化（单 bit 高阶调制器极易失稳）
• 量化器输入摆幅可能超过 $\pm V_{ref}$，需额外比较器避免截断失稳

§7.2.4 局部反馈 (Local Feedback)

• NTF 零点全在 $z=1$ 时低频衰减极强，但对有限带宽信号效果不佳
• 复共轭零点：局部反馈在积分器对间产生谐振，将零点从 $z=1$ 移至单位圆上的共轭位置
  • 举例：五阶调制器中第 2-3 和 4-5 积分器对间加局部反馈 $g_1,g_2$
  • 传递函数：$[X_1(z)-g_1{Y}_1(z)]z^{-1}/(1-z^{-1})\to$ 产生共轭零点的谐振
• 零点优化扩展可用带宽，适合中等 OSR 应用

§7.2.5 分布式反馈积分器链

• 与加权反馈求和不同的拓扑变体，积分器可含延迟或非延迟
• 前馈路径（CIFB vs CIFF）影响 STF 平坦度和内部状态摆幅

§7.2.6-7.2.7 级联 ΣΔ (MASH)

• 核心思想：级联低阶调制器，数字域抵消前级量化噪声，实现高阶整形无条件稳定
  • $Y_1=X{z}^{-r_1}+{\epsilon }_{Q1}(1-z^{-1}{)}^{p_1}$
  • $Y_2={\epsilon }_{Q1}{z}^{-r_2}+{\epsilon }_{Q2}(1-z^{-1}{)}^{p_2}$
  • 数字处理：$Y_{out}=Y_1{z}^{-r_2}-Y_2(1-z^{-1}{)}^{p_1}=X{z}^{-(r_1+r_2)}-{\epsilon }_{Q2}(1-z^{-1}{)}^{p_1+p_2}$
• 非理想性影响：
  • 运放有限增益 $\to$ NTF 零点偏移 ${\delta }_I=1/A_0$ $\to$ ${\epsilon }_{Q1}$ 不完全抵消
  • 条件：${\delta }_I^2/OSR<{\pi }^{2L}/[(2L+1)\cdot OS{R}^{2L+1}]$
  • 一级 MASH 用二阶调制器（最大无条件稳定阶数）可显著降低对 ${\delta }_I$ 的敏感度
  • DAC/减法器增益误差 ${\delta }_D,{\delta }_S$ 产生 $X({\delta }_D\cdot NT{F}_1)+{\epsilon }_{Q1}({\delta }_S\cdot NT{F}_1+{\delta }_D\cdot NT{F}_1^2)$
  • 实际最多使用三级 MASH（如 2-1-1），超过三级收益甚微
• 动态范围优化：级间加入缩放因子避免后级饱和，代价是 SNR 损失 $20{\log }_{10}(k_1{k}_2)$

§7.3 连续时间 ΣΔ 调制器 (Continuous-Time ΣΔ Modulators)

• 结构差异：采样在环路滤波器之后（DT 在外），环滤为连续时间 $H_c(s)$
• CT vs DT 优势：
  • 采样非理想性被环路增益衰减（类似噪声整形）
  • 对摆率要求更低（输入/反馈连续而非阶跃）
  • 支持更低电源电压（无需三倍过驱动电压）
  • 适合纯双极/BiCMOS 工艺（无需 MOS 开关）
  • 天生抗混叠（采样前已有连续时间滤波）
• 主要挑战：线性度受限（集成 R/C 精度差），需要片上调谐

§7.3.1 S&H 限制（时钟抖动）

• DAC 脉冲边沿随机抖动 $\delta t_j$ 引入误差脉冲 $\pm 2V_{ref}$
• 抖动噪声功率：$P_{jit}=4{\alpha }_{tr}\cdot 2V_{ref}^2\cdot {\sigma }_{ji}^2/T$
  • ${\alpha }_{tr}$ 为 0→1 或 1→0 转换占比
  • 与 OSR 无关，CT-ΣΔ 的抖动敏感度显著高于 DT 方案
• NRZ 编码比 RZ 更优（转换次数少 $\to {\alpha }_{tr}$ 小）

§7.3.2 CT 实现方案

• MOSFET-C 积分器：MOS 管工作在线性区替代电阻，栅压 $V_{C1}/V_{C2}$ 调谐时间常数
• 源极退化 Gm-C 积分器：$G_m=g_m/(2+R_s{g}_m)$，线性度与调谐范围需折中
• 线性区 MOS Gm：$I_{out\pm }=I_{out,q}\pm \mu C_{ox}(W/L)V_d{V}_{in}$，$V_d$ 调谐
• 电流模积分器：交叉耦合电流镜，$H_I(s)=1/(1+sC/g_m)$，$I_{d,out}=I_{d,in}/(sC/g_m)$
  • 低压低功耗，无需虚地
• DT → CT 设计：使用脉冲不变变换（Impulse-Invariant Transform）保持等效性
  • DAC 脉冲形状（NRZ/RZ/SCR）决定变换函数
  • $NTF(z)=Z\{L^{-1}[H_c(s)\cdot H_{DAC}(s)]\}$

§7.4 带通 ΣΔ 调制器 (Band-Pass ΣΔ Modulator)

• 低通→带通变换：$z^{-1}\to -z^{-2}$ 得到 ${\Omega }_0=\pm \pi /2$（$f_{BP}=f_s/4$）
  • NTF 零点从 $z=1$ 移至 $z=\pm j$
  • 二阶低通 → 四阶带通
• z^{-2} 延迟实现：两路交替处理（奇/偶样本交错），每路工作在半时钟频率
  • 功耗降低约 4×
  • 路径间失调 $\to f_s/2$ 杂散；增益失配 $\to$ 信号与 $f_s/2$ 混叠
• 通用变换：$z^{-1}\to (z^{-1}-\cos {\Omega }_0)/(1-\cos {\Omega }_0\cdot z^{-1})$，非整数系数使实现复杂
• N 路径交织架构：多路 BP-ΣΔ 并行，等效提高采样率
• NTF 综合：从 BP 规格出发直接综合，可优化零点位置匹配信号带宽

§7.5 过采样 ΣΔ DAC (Oversampling ΣΔ DAC)

• 架构：数字插值 → 数字 ΣΔ 调制 → 低分辨率 DAC → 重建滤波器
• 1-bit DAC：
  • 重建滤波器噪声约束严格：$V_{n,R}^2=4kTR{f}_B$，$V_{n,SC}^2=2kT/(OSR\cdot C)$
  • 例：110dB SNR、20kHz 带宽 → 等效输入噪声 $<15.84\text{nV}/\sqrt{Hz}$
  • $R_{max}=7.5\text{k}\Omega$ 时需 $C=266\text{pF}$ 滤波电容（面积可观）
• RTZ (Return-to-Zero) DAC：
  • 消除上升/下降时间失配误差：NRZ 面积 $A_{DAC}=V_{ref}(pT+({\tau }_f-{\tau }_r)/2)$
  • RTZ 脉冲面积与符号序列无关，克服 rise/fall 失配
  • 代价：加倍跳变次数，抖动噪声增加 3dB
• 双 RTZ (Dual RTZ)：两路 RTZ 相位相差半周期叠加为连续波形
  • 克服 RTZ 的高频分量增加问题
  • 上升/下降时间差异在叠加点产生毛刺（glitch），频谱在高频段

---

Ch.8 — 数字增强技术 (Digital Enhancement Techniques)

本章系统研究数据转换器的数字辅助增强方法：误差测量、修调、前台/后台校准、动态匹配（DEM/DWA）以及抽取/插值滤波。

§8.1-8.2 引言与误差测量

• 集成无源器件匹配精度 $\sim 0.1\%$，高分辨率转换器需要数字辅助
• 四大类别：修调(Trimming)、前台校准(Foreground)、后台校准(Background)、动态匹配(DEM)
• 电容失配测量：辅助 ADC 测量 $C_1$ 与 $C_2$ 的充电时间差 $\Delta t=(V_{ref}/I_{ref})(C_1-C_2)$
• 电流源失配测量：逐次替换法，用 $I_{ref}-I_{u,i}$ 对电容积分，过零时间正比于 $\Delta I+\delta I_{u,i}$

§8.3 元件修调 (Trimming of Elements)

• 激光修调：薄膜电阻沉积在钝化层上，封装前激光切割调整
  • 优点：高精度；缺点：无法补偿温度/老化
• 熔丝/反熔丝修调：永久断开或连接，二进制加权阵列
• 流水线电容修调：通过附加开关电容阵列补偿 MDAC 中电容失配
  • $V_{res}=V_{in}[N+\sum {\Delta }_i]-V_{DAC}[k+\sum {\Delta }_i{b}_i]$
  • DAC 相关项 $V_{DAC}[\sum {\Delta }_i{b}_i]$ 随码变化，需要修调

§8.4 前台校准 (Foreground Calibration)

• INL 查表法：测量所有码的 INL 存入存储器，正常工作时逐码相加校正
  • 可存储 INL（需加法器）或直接存储 I/O 特性（需寻址逻辑，无加法器）
  • 校正后输出位数可能超过 ADC 原生位数（改善 SFDR 而非 SNR）
• DAC 前台校准：禁用正常输入→高精度 ADC 测量→生成 INL 查表
• 冗余前台校准：利用冗余通道替换待校准通道，支持在线更新

§8.5 后台校准 (Background Calibration)

• TI-ADC 冗余通道法：额外通道依次并联测量各通道失调/增益
  • $y_p(i)-y_{ref}(i)=x_{in}(i){\delta }_{G,i}+O_{G,i}+{\epsilon }_{Q,p}(i)-{\epsilon }_{Q,r}(i)$
  • 长序列平均消除量化噪声，两组方程解 ${\delta }_{G,i}$ 和 $O_{G,i}$
• 斩波稳定失调校准：输入乘以 $\pm 1$ 方波（或伪随机序列），第二同步解调还原信号，失调被移到高频或白化
  • 适用于过采样 TI-ADC（10-12 bit）
• 增益校准（测试信号法）：叠加小幅度测试信号 $T$，ADC 输出减去 $T$，残留增益误差 $T{\delta }_G$ 经数字相关处理提取
  • 反馈环路版本消除对 $<T^2>$ 的依赖
• TI-ADC 增益失配交换法：两通道信号交换后再转换，带通滤波分离信号和镜像，通过比值 $G_1/G_2$ 校正

§8.6 动态匹配 (Dynamic Matching / DEM)

• 电流分割动态匹配：随机交换分割电流支路，将失配误差转为白噪声
  • 例：7-bit DAC 中随机位流控制电流分割切换，频谱尖峰被平滑
• 蝶形随机化 (Butterfly Randomization)：
  • ${\log }_{2}M$ 级蝶形开关网络实现 $M$ 个温度计码单元元素的随机连接
  • 控制位来自随机数发生器（$k>{\log }_{2}M$ 位）
  • 大幅减少重复选择导致的频谱杂散

§8.6.2 独立电平平均 (ILA — Individual Level Averaging)

• 每个码字对应一组特定单元元素序列，旋转或累加算法选择
• 旋转法：$P_{n+1}=P_n+C_n$，$C_n$ 为当前码字（连续选择相邻起始点）
• 累加法：$P_{n+1}=(P_n+C_n)\mathrm{mod}M$，更均匀分布
  • 8 单元、0.2% 失配二阶 ΣΔ：累加法 SNDR=87dB，旋转法 SNDR=84dB
  • 两者都消除失配杂散并在低频形成噪声整形

§8.6.3 数据加权平均 (DWA — Data Weighted Averaging)

• 指针旋转法：$P_{n+1}=(P_n+C_n)\mathrm{mod}M$，每次选择连续 $C_n$ 个单元
  • 一阶失配整形：误差谱斜率 20dB/dec
  • 8 单元 0.4% 失配 OSR=64，SNR 几乎无退化
• 局限性：小信号输入时指针在少数单元间循环 $\to$ 高频杂散（“kink” 现象）
• 改进方案：二阶 DEM、FILO-DWA 等解决小信号音调问题

§8.7 抽取与插值 (Decimation & Interpolation)

• 抽取滤波器：去除带外整形噪声 + 降低数据率
  • 要求：混叠噪声功率 $\ll$ 带内噪声功率
  • L 阶 ΣΔ：Nyquist 附近噪声功率 $=2^{2L}{\Delta }^2/(12\cdot OSR)$
  • CIC 滤波器 (级联积分梳状)：$H(z)=[(1-z^{-M})/(1-z^{-1}){]}^K$
    • 积分器+梳状结构，无乘法器，适合高速
    • 通带滚降需后续 FIR 补偿
  • 多级抽取：降低总计算量
• 插值滤波器：ΣΔ DAC 中将 Nyquist 率信号升采样至过采样率
  • 零值插入 → 镜像滤波 → 数字 ΣΔ 调制 → 低分辨率 DAC

---

Ch.9 — 数据转换器测试 (Testing of D/A and A/D Converters)

本章全面覆盖数据转换器的测试与特性描述方法：静态/动态测试、数据处理（最佳拟合线、正弦波拟合、直方图法）以及 FFT 测试技术。

§9.1 引言

• 特性描述 (Characterization)：手动使用台式仪器（电源、信号源、示波器）验证设计，发现早期问题
• 生产测试：基于 ATE（自动测试设备）平台，含测试头、主框架、工作站
  • 探针卡连接晶圆 pads，通过 PIB（探针接口板）交换信号
  • 可秒级完成数百项测试

§9.2 测试板 (Test Board)

• PCB 设计要求：模拟/数字分区、电源去耦（100nF+10$\mu$F）、接地层设计
• 信号路径：50$\Omega$ 阻抗匹配 SMA 连接器，差分信号对线等长
• 时钟：低抖动振荡器，LVDS/差分分布，远离模拟区域

§9.3 质量与可靠性测试

• 连续性测试（开短路）、静态漏电流、电源电流
• 输入/输出引脚漏电测试（$V_{IH}/V_{IL}$）、ESD 验证
• 温度循环测试（$-55^{\circ }\text{C}\sim 125^{\circ }\text{C}$）、老化测试

§9.4 数据处理 (Data Processing)

§9.4.1 最佳拟合线 (Best-Fit-Line)

• 最小二乘法：$\hat{Y}(i)=G\cdot i+Y_{os}$，最小化 $\sum [Y_i-(G\cdot i+Y_{os}){]}^2$
• 偏导为零求解 $G$ 和 $Y_{os}$：$G=(n{S}_4-S_1{S}_2)/(n{S}_3-S_1^2)$，$Y_{os}=S_2/n-G\cdot S_1/n$
• 加权最小二乘法：对异常数据点施加权重，$S^{\prime }=\sum w_i(Y_i-{\hat{Y}}_i{)}^2$

§9.4.2 正弦波拟合 (Sine Wave Fitting)

• 三参数拟合（频率已知）：最小化 $\sum [y_i-A_0\cos ({\omega }_{0}iT)-B_0\sin ({\omega }_{0}iT)-Y_{os}{]}^2$
  • 矩阵法解线性方程组
• 四参数拟合（频率未知）：迭代搜索 ${\omega }_0$ + 三参数拟合
• 适合非整数周期数据（DFT 对此类数据处理效果差）

§9.4.3 直方图法 (Histogram Method)

• 线性斜坡输入：各码理想计数 $M_i=M/N$，实际 $M_{i,r}$
  • $DNL(i)=(M_{i,r}-\bar{M})/\bar{M}=N\cdot M_{i,r}/M-1$
• 正弦波输入：概率密度 $p_{sin}(x)=1/[\pi \sqrt{(A^2-x^2)}]$，$V_{FS}=2A$
  • $DNL(i)={\Delta }_i/\Delta -1$，${\Delta }_i=(M_i/M)/p_{sin}(V_{L,i})$
• 精度分析：每个码 $M_i$ 越多精度越高（$1000/\text{码}\to 0.1\%$ 精度）
  • 噪声对 DNL 的影响：${\sigma }_{DNL}^2\approx 1/M_{i,r}^2+2{\sigma }_{n,in}^2/(M_{i,r}{\Delta }^2)$
• 斜坡非线性影响 INL（积累 DNL 产生弯曲），高分辨率要求高线性度测试信号
• 伪随机信号替代斜坡：DAC 转换伪随机序列 + 低通滤波

§9.5 静态 DAC 测试

• 传输特性测试：精密电压表测量每一数字码对应的模拟输出
• 误差叠加原理：各 bit 权重误差线性叠加
  • DNL 基于各码步长；INL 基于积累
• 非线性误差：电阻/电流源失配导致的 DNL、INL 峰谷值

§9.6 动态 DAC 测试

§9.6.1 频谱特性 (Spectral Features)

• 频谱分析仪测量：$S_{out}(f_x)=v_n^2\Delta BW+A_x^2/2$
  • 谐波可见条件：$\Delta BW\ll A_k^2/(2v_n^2)$
  • 窄 RBW 导致测量时间长 → ATE 成本增加
• 从频谱提取：SFDR、THD、SINAD
  • $THD=A_1-10{\log }_{10}[{\sum }_{i=2}^{10}10^{A_i/10}]$
  • $SINAD=10{\log }_{10}[1/(10^{-SNR/10}+10^{-THD/10})]$

§9.6.2 转换时间 (Conversion Time)

• 满量程跳变时输出稳定到规定精度所需时间
• Nyquist 输入时最大跳变为满量程；过采样时仅为 $\pi V_{FS}/(2\cdot OSR)$

§9.6.3 Glitch 能量 (Glitch Energy)

• 开关时序差异导致的输出尖峰
• 积分面积（V·s）衡量，减小方法：去毛刺电路、同步开关

§9.7 静态 ADC 测试

• 码边测量 (Code Edge Measurement)：伺服环路反馈法确定每个码的转换边界
  • 积分型伺服环：调节输入电压直到 ADC 输出在两个码间交替
  • 记录边界电压值，计算 DNL/INL（码宽 vs 理想步长）

§9.8 动态 ADC 测试

§9.8.1 时域参数

• 转换时间、孔径延迟、孔径抖动、过冲/下冲、建立时间

§9.8.2 正弦波提纯

• 带通滤波、陷波滤波消除测试信号谐波
• 低失真信号源（如 Wavetek 或 Audio Precision）

§9.8.3 孔径不确定度测量 (Aperture Uncertainty)

• 差频法：$f_{in}=(N+1/2)f_s$ 附近，采样值对时钟抖动极度敏感
• 统计方差提取孔径抖动 ${\sigma }_a$

§9.8.4 建立时间测量 (Settling-Time Measure)

• 伪随机码激励 + 等效时间采样重建阶跃响应

§9.8.5 FFT 测试

• 相干采样条件：$f_{in}=(M/N)f_s$，$M$ 为奇数质数
• 窗函数的选取：根据所需侧抑制和幅度精度
• 频谱中的杂散识别：谐波（输入相关）、时钟馈通、电源干扰
• SNR/SNDR/SFDR 从 FFT 频谱计算（扣除 DC 和基波谐波后积分噪声）