Pavan《Understanding Delta-Sigma Data Converters》深度解析

Shanthi Pavan, Richard Schreier, Gabor C. Temes 著 · IEEE Press / Wiley, 2017 · 572 页

衔接：本书各章节之间存在紧密的前后依赖关系。建议按 Ch.1 → Ch.2 → Ch.3 → Ch.4 → Ch.5 → Ch.7 → Ch.8 → Ch.9 → Ch.10 → Ch.12 的顺序阅读。

---

Ch.1 — ΔΣ调制的魔力 (The Magic of Delta-Sigma Modulation)

Understanding Delta-Sigma Data Converters（2nd Edition）第 1 章”ΔΣ 调制的魔力”（The Magic of Delta-Sigma Modulation）是全书 的导引章节，旨在以最直观的方式建立 ΔΣ 调制的基本直觉，并通过大量类比和框图，为后续 13 个章节的深入分析奠定基础。

衔接：Ch.2（Pavan ΔΣ 数据转换器 Ch.2 深度解析）在此基础上，从信号处理第一原理出发，严格建立采样、量化、过采样降噪与噪声整形的数学框架。Ch.3（Pavan ΔΣ 数据转换器 Ch.3 深度解析）和 Ch.4（Pavan ΔΣ 数据转换器 Ch.4 深度解析）分别深入二阶和高阶 ΔΣ 调制器的设计与分析。 电路实现：Ch.7（Pavan ΔΣ 数据转换器 Ch.7 深度解析）以 SCMOD2 为例完整展示 SC ΔΣ ADC 从系统设计到晶体管级电路的全流程。 CT 实现：Ch.8（Pavan ΔΣ 数据转换器 Ch.8 深度解析）系统阐述 CT-ΔΣ 调制从脉冲不变变换到完整设计实例的全流程。

---

书籍定位

属性	内容
全称	Understanding Delta-Sigma Data Converters, 2nd Edition
作者	Shanthi Pavan、Richard Schreier、Gabor C. Temes
出版	IEEE Press / Wiley, 2017
页数	572 页，含附录 A-C
章数	14 章
定位	ΔΣ 数据转换器领域的权威教科书，理论与实践并重
风格	直觉优先，用类比（咖啡店、词典、积分器）建立几何直觉，再用 z 域/s 域分析精确定量
先⾏知识	基本信号与系统、z 变换、采样定理

---

第 1 章目录结构

节号	标题	对应概念页
1.1	过采样转换器的需求	过采样转换器需求
1.2	通过实例理解奈奎斯特与过采样转换	一阶ΔΣ调制器
1.2.1	咖啡店问题	同上
1.2.2	词典问题	同上
1.3	高阶单级噪声整形调制器	高阶ΔΣ调制器与NTF
1.4	多级多量化器 ΔΣ 调制器	MASH ΔΣ调制器
1.5	多 bit ΔΣ 调制器中的失配整形	失配整形与多bit ΔΣ调制器
1.6	连续时间 ΔΣ 调制	CT-ΔΣ调制
1.7	带通 ΔΣ 调制器	带通ΔΣ调制器
1.8	增量型 ΔΣ 转换器	增量型ΔΣ转换器
1.9	ΔΣ 数模转换器	ΔΣ DAC
1.10	抽取与插值	ΔΣ调制器中的抽取与插值滤波
1.11	性能指标与 FoM	ΔΣ调制器性能FoM
1.12	早期历史、性能与架构趋势	ΔΣ调制器发展史

---

核心主题概述

1. 为什么需要过采样转换器？

动机：奈奎斯特率转换器的精度受限于模拟元件的匹配精度（约 0.02% 对应 ~12 bit ENOB）。音频等应用需要 18-20 bit 精度，只有积分型或计数型 ADC 能达到，但速度太慢。

解决方案：过采样（$f_s\gg 2B$）放松了对模拟精度的要求，将复杂度转移到数字域。随着 CMOS 工艺进步（数字电路越来越快、越来越便宜），这种折中越来越有吸引力。

关键洞察：

• 奈奎斯特转换器：输入-输出一一对应，无记忆
• 过采样转换器：有记忆（积分器），输出序列单独无意义，需整体处理

2. 一阶 ΔΣ 调制器的直觉理解

咖啡店问题（§1.2.1）：用 $5 钞票支付 $3.47 咖啡的类比，说明：

• 用粗量化（只有 $0 和 $5 两种”支付值”）也能精确表示任意中间值
• 关键是反馈和记忆（累积欠款）
• 输出的长期平均趋近于真实值

词典问题（§1.2.2）：用 6 英寸尺测量 3.42 英寸词典厚度的类比，说明：

• 噪声整形：量化误差被高速滤波（NTF = 1 - z^{-1}）
• 可以通过后处理（加权平均）进一步提升精度
• 误差只取决于两端样本 → 非均匀加权更有效

关键公式（一阶调制器）：

$$V(z)=z^{-1}U(z)+(1-z^{-1})E(z)$$

其中 NTF 的幅度平方 $|NTF(e^{j\omega }){|}^2=4{\sin }^2(\omega /2)$

带内量化噪声功率：

$${\sigma }_q^2=\frac{{\Delta }^2}{12}\cdot \frac{{\pi }^2}{3}\cdot \frac{1}{{\text{OSR}}^3}$$

3. 高阶 ΔΣ 调制器

$L$ 阶 NTF 为 $(1-z^{-1}{)}^L$，带内噪声功率：

$${\sigma }_q^2=\frac{{\Delta }^2}{12}\cdot \frac{{\pi }^{2L}}{2L+1}\cdot \frac{1}{{\text{OSR}}^{2L+1}}$$

• 二阶调制器：OSR 加倍 → 2.5 bit 额外分辨率
• 高阶挑战：稳定性问题（单 bit 量化器超过 2 阶时必须小心）

4. MASH 调制器

将多个低阶稳定环路级联，通过数字取消第一级量化误差，总 NTF 为各级 NTF 的乘积。

$$V(z)=z^{-2}U(z)+2(1-z^{-1}{)}^4{E}_2(z)$$

（以二阶+二阶 MASH 为例）

优势：稳定性由低阶环路保证，噪声整形由高阶取消实现。 挑战：对模拟传递函数的失配极其敏感。

后续章节：Ch.5（多级ΔΣ调制器与Leslie-Singh结构、MASH级联ΔΣ调制器原理、MASH噪声泄漏与失配效应、Sturdy-MASH鲁棒级联架构、噪声耦合ΔΣ架构、分裂与交叉耦合ΔΣ调制器）对 MASH 及其它多级架构进行全面展开。

5. 多 bit ΔΣ 与失配整形

• 1-bit DAC 本质线性，但限制了环路稳定性
• 多 bit 量化器增强了稳定性并降低了量化噪声
• 但多 bit DAC 存在非线性问题 → 失配整形技术
• 失配整形在概念上类似噪声整形：将 DAC 元件的失配误差整形到带外

后续章节：Ch.6（DAC失配问题与旋转选择DWA原理、旋转实现与替代失配整形拓扑、高阶失配整形原理、三电平分段DAC与过渡误差整形）对失配整形进行全面展开。

6. 连续时间 ΔΣ 调制

为什么 CT？

• 本征抗混叠（采样在环路内部）
• 无 SC 开关噪声
• 更适合高频应用（GHz 范围）

代价：

• 对时钟抖动敏感
• Excess Loop Delay (ELD) 问题
• RC 时间常数变化需调谐

后续章节：Ch.8（CT-ΔΣ调制、CT-ΔΣ调制基础与一阶CT-MOD1、CT-ΔΣ环路滤波器拓扑与建模方法、CT-ΔΣ设计实例）和 Ch.9（CT-ΔΣ过量延迟分析与补偿、CT-ΔΣ时间常数变化与时钟抖动、CT-ΔΣ时钟抖动缓解与FIR反馈DAC、CT-ΔΣ比较器亚稳态分析）对 CT-ΔΣ 进行全面展开。

---

Ch.2 — 采样、过采样与噪声整形 (Sampling, Oversampling and Noise-Shaping)

Understanding Delta-Sigma Data Converters（2nd Edition）第 2 章”采样、过采样与噪声整形”（Sampling, Oversampling, and Noise-Shaping）是全书的理论根基章节。Ch.1 以直观类比建立了 ΔΣ 调制的”魔法”认知，而 Ch.2 则从信号处理的第一原理出发，严格建立采样理论、量化理论、过采样降噪、噪声整形以及 MOD1 的完整分析框架——包括其线性模型和非线性行为。

---

章节定位

前接：Pavan ΔΣ 数据转换器 Ch.1 深度解析——Ch.1 的咖啡店和词典问题引入了一阶 ΔΣ 调制的直观概念。

后续：Pavan ΔΣ 数据转换器 Ch.3 深度解析（二阶 ΔΣ 调制）、Pavan ΔΣ 数据转换器 Ch.4 深度解析（高阶调制器理论核心）、Pavan ΔΣ 数据转换器 Ch.5 深度解析（多级/多量化器调制器）在 MOD1 框架上扩展。

交叉引用：过采样转换器需求、一阶ΔΣ调制器可从 Ch.1 角度了解基本动机；高阶ΔΣ调制器稳定性与MSA、高阶NTF零点优化与Bode积分、高阶ΔΣ调制器NTF系统化设计、MASH ΔΣ调制器、多级ΔΣ调制器与Leslie-Singh结构、MASH级联ΔΣ调制器原理、MASH噪声泄漏与失配效应、Sturdy-MASH鲁棒级联架构、噪声耦合ΔΣ架构、分裂与交叉耦合ΔΣ调制器在第 4-5 章进一步展开。

---

内容结构

§2.1 采样理论基础（→ 采样理论基础）

• 从理想采样（Dirac delta train）推导 DTFT 与连续时间傅里叶变换的关联
• 核心关系：$X(e^{j\omega })=f_s{\sum }_{n}X(f-n{f}_s)$，其中 $\omega =2\pi f/f_s$
• 奈奎斯特准则：$f_s\ge 2B$
• OSR 定义：$OSR=f_s/(2B)$
• 过采样对抗混叠滤波器的放松作用

§2.2 量化器理论与线性模型（→ 量化器理论与线性模型）

• 量化器特性：mid-rise 与 mid-tread 两类传输特性、步长 $\Delta =2$、$M$ 步
• 量化误差：$e=\nu -\upsilon$，均值为 0，方差 ${\sigma }_e^2={\Delta }^2/12$
• 量化噪声四假设（加性、独立、均匀、白噪声）
• SQNR 基本公式：$SQNR=6.02N+1.76$ dB（满摆幅正弦波输入）
• 最佳增益 $k=⟨\nu ,\upsilon ⟩/⟨\upsilon ,\upsilon ⟩$（正交性原理）
• 过载量化器行为、双输入量化器模型、RF 脱敏类比

§2.3 过采样数字滤波降噪（→ 过采样数字滤波降噪）

• 过采样 + 数字低通滤波：带内噪声功率降低 OSR 倍
• $10{\log }_{10}(OSR)$ dB 改善 = 每次 OSR 加倍提升 3 dB（0.5 bit）
• 抽取滤波器（decimation filter）概念
• 光谱视角：白噪声假设下的带外噪声滤除

§2.4 反馈噪声整形与 MOD1 深度分析（→ 反馈噪声整形与MOD1深度分析）

• 核心突破：反馈放大器类比 → 揭示”全频段消噪不可行”（Catch-22）
• 频率相关增益（积分器）的引入：在信号频段提供无穷增益
• MOD1 闭环分析：$V(z)=z^{-1}U(z)+(1-z^{-1})E(z)$
• 关键推导：$IBN=\frac{{\Delta }^2}{12}\cdot \frac{{\pi }^2}{3}\cdot \frac{1}{OS{R}^3}$（9 dB/倍频 = 1.5 bit/倍频）
• $h[0]=1$ 约束：因果反馈环路的本征限制
• 积分器有限增益对噪声整形的影响：NTF 零点从 $z=1$ 移动到 $z=p$
• ADC 阈值误差 vs DAC 电平误差：前者被整形，后者直接退化 SQNR
• 单 bit 量化器的本征线性（inherent linearity）证明

§2.5-2.6 MOD1 非线性行为与空闲音（→ MOD1非线性行为与空闲音）

• 线性模型预测 SQNR 60 dB @ OSR=128，仿真仅得 55 dB
• SQNR 随输入幅值和频率剧烈波动
• Idle Tones（空闲音/极限环）：直流输入为有理数 $a/b$ 时输出周期性序列
  • $u=1/2$：周期 4；$u=1/100$：周期 200（音调落入通带）
• 稳定性条件：$|u|\le 1,|\eta [0]|\le 2$ 时 MOD1 有界
• Dead-Zone（死区）：有限积分器增益 $A$ 导致 $1/(2A)$ 的死区
• 缓解方法：dither、高阶调制器

§2.7 误差反馈结构（→ ΔΣ误差反馈结构）

• 替代 MOD1 实现：$H(z)=z^{-1}$ → $NTF=1-z^{-1}$
• 模拟实现敏感：1% 增益误差 → NTF 低频仅 -40 dB
• 在数字 DAC 环路中非常有用（精确减法可实现）

§2.8 前路

• 过渡到 Ch.3：二阶 ΔΣ 调制器（MOD2）

---

核心公式汇总

$$\begin{array}{rl}\text{采样：}& X(e^{j\omega })=f_s\sum _{n}X\left(\frac{\omega }{2\pi T}-n{f}_s\right)\\ \text{OSR：}& OSR=\frac{f_s}{2B}\\ \text{量化噪声方差：}& {\sigma }_e^2=\frac{{\Delta }^2}{12}\\ \text{SQNR（N-bit 理想）：}& SQNR=6.02N+1.76\text{dB}\\ \text{最佳增益：}& k=\frac{⟨\nu ,\upsilon ⟩}{⟨\upsilon ,\upsilon ⟩}\\ \text{纯过采样降噪：}& {\sigma }_q^2={\sigma }_e^2/OSR\\ \text{MOD1 NTF：}& NTF(z)=1-z^{-1}\\ \text{MOD1 STF：}& STF(z)=z^{-1}\\ \text{MOD1 带内噪声：}& {\sigma }_q^2=\frac{{\Delta }^2}{12}\cdot \frac{{\pi }^2}{3}\cdot \frac{1}{OS{R}^3}\\ \text{MOD1 SQNR：}& SQNR=\frac{9M^{2}OS{R}^3}{2{\pi }^2}\\ \text{MOD1 时域：}& \eta [n]=\eta [n-1]+u[n-1]-v[n-1]\\ \text{h[0]=1 约束：}& NTF(\infty )=h[0]=1\\ \text{理想 NTF 零点：}& NTF(z)=0\text{ at }z=1\\ \text{有损积分器 NTF：}& NTF(z)=1-p{z}^{-1},p=A/(1+A)\\ \text{死区宽度：}& |u|<1/(2A)\\ \text{误差反馈 NTF：}& NTF(z)=1-H(z)\end{array}$$

---

关键洞察与教学路线

编号	洞察	重要性
1	纯过采样仅提供 0.5 bit/倍频，噪声整形将其提升至 1.5 bit/倍频	★★★★★
2	”全频段消除量化噪声不可行”是理解 ΔΣ 架构的核心约束	★★★★★
3	离散时间反馈环路必有至少一个采样延迟 ⇒ $h[0]=1$	★★★★
4	DAC 非线性在反馈环路中不可被整形（区别于 ADC 非线性）	★★★★
5	单 bit 量化器本征线性：两点确定一条直线，无失真	★★★★
6	MOD1 的非线性远非白噪声模型所能描述（idle tones, dead-zones）	★★★
7	误差反馈结构理论优雅但模拟实现脆弱	★★

---

1. A. V. Oppenheim, R. W. Schafer, and J. R. Buck, Discrete-Time Signal Processing. Prentice-Hall, 1989.
2. R. M. Gray and D. L. Neuhoff, “Quantization,” IEEE Trans. Information Theory, vol. 44, no. 6, pp. 2325-2383, 1998.
3. H. Inose, Y. Yasuda, and J. Murakami, “A telemetering system by code modulation-Δ modulation,” IRE Trans. Space Electronics and Telemetry, vol. SET-8, pp. 204-209, 1962.
4. J. C. Candy and O. J. Benjamin, “The structure of quantization noise from sigma-delta modulation,” IEEE Trans. Communications, vol. 29, no. 9, pp. 1316-1323, 1981.
5. V. Friedman, “The structure of the limit cycles in sigma delta modulation,” IEEE Trans. Communications, vol. 36, no. 8, pp. 972-979, 1988.

Ch.3 — 二阶ΔΣ调制器 (Second-Order ΔΣ, MOD2)

Understanding Delta-Sigma Data Converters（2nd Edition）第 3 章”二阶 ΔΣ 调制”（Second-Order Delta-Sigma Modulation）从 MOD1 出发，用”以调制器取代量化器”的创造性思路推导出 MOD2，系统分析其线性性能、非线性效应、稳定性、多种替代架构和最优 NTF 设计。MOD2 是 ΔΣ 数据转换器设计的黄金标准——在复杂度、性能和鲁棒性之间取得了最佳平衡。

---

章节定位

前接：Pavan ΔΣ 数据转换器 Ch.2 深度解析——Ch.2 建立了采样、量化、噪声整形的严格理论和 MOD1 的完整分析框架。

后续：Ch.4（高阶ΔΣ调制器稳定性与MSA、高阶ΔΣ调制器NTF系统化设计、高阶NTF零点优化与Bode积分、单比特高阶ΔΣ调制器与Lee准则、CIFB与CRFB反馈环路滤波器拓扑、CIFF与CRFF前馈环路滤波器拓扑、ΔΣ环路状态空间描述）将 MOD2 分析思想推广到 L 阶，系统讨论稳定性、NTF 优化及多种环路拓扑；Ch.5（多级ΔΣ调制器与Leslie-Singh结构、MASH级联ΔΣ调制器原理、MASH噪声泄漏与失配效应、Sturdy-MASH鲁棒级联架构、噪声耦合ΔΣ架构、分裂与交叉耦合ΔΣ调制器）利用 MOD2 作为基本构建块实现级联噪声消除。

交叉引用：一阶ΔΣ调制器、反馈噪声整形与MOD1深度分析、过采样数字滤波降噪从 Ch.1-2 角度提供背景；MASH ΔΣ调制器、高阶ΔΣ调制器与NTF从 Ch.4-5 角度延伸。

---

内容结构

MOD2 的基本原理（→ 二阶ΔΣ调制器MOD2原理）

• 核心创意：将 MOD1 内部的量化器替换为另一个 MOD1——“以调制器取代量化器”
• 级联分析：$V(z)=Y_1(z)+(1-z^{-1})E(z)$，代入 $Y_1(z)=z^{-1}U(z)+(1-z^{-1})E(z)$ 得 $V(z)=z^{-1}U(z)+(1-z^{-1}{)}^{2}E(z)$
• NTF：$(1-z^{-1}{)}^2$，dc 处二阶零点，低频 $|NTF|\approx {\omega }^2$
• STF：$z^{-1}$（纯延迟，与 MOD1 相同）
• IBN：${\sigma }_q^2=\frac{{\Delta }^2}{12}\cdot \frac{{\pi }^4}{5}\cdot \frac{1}{OS{R}^5}$
• SQNR：$SQNR=\frac{15M^{2}OS{R}^5}{2{\pi }^4}$，OSR 加倍 → 15 dB 改善（2.5 bit）
• $h[0]=1$ 约束依然成立，$\sum h[n]=0$，$h[n]=\{1,-2,1,0,0,\dots \}$
• 总量化噪声功率：${\sigma }_{\nu }^2=6\cdot {\Delta }^2/12$（是 MOD1 的 3 倍，噪声被推得更远）

§3.1 MOD2 的仿真与有效量化器增益（→ MOD2仿真与有效量化器增益）

• 仿真结果 @ OSR=128：SQNR ≈ 86 dB (6 dBFS 输入)，外推峰值 SQNR ≈ 92 dB（理论 94 dB 基本吻合）
• 40 dB/dec 斜率确认二阶整形
• 观测到频谱中清晰可见的二、三次谐波（-88 dBFS, -90 dBFS）——白噪声模型无法预测
• 理论 PSD 曲线拐角频率高于实测——量化器增益 $k\ne 1$
• 仿真提取 $k=0.63$，采用有效 NTF 公式后理论 PSD 与实测高度吻合
• 有效 NTF 推导：$NT{F}_k(z)=\frac{NT{F}_1(z)}{k+(1-k)NT{F}_1(z)}$
• 小信号时 $k\approx 0.75$

§3.2 MOD2 的非线性效应（→ MOD2非线性效应与谐波失真）

• 二阶调制器的非线性动力学远比 MOD1 复杂，无法精确解析分析
• 量化器传输特性（QTC）：统计平均的量化器输入-输出曲线，呈压缩特性
• 三次近似 $f(\nu )\approx k_1\nu +k_3{\nu }^3$，$k_1=0.6125,k_3=-0.0712$
• 有效 NTF：以 $k_1$ 为增益，$NT{F}_1=(1-z^{-1}{)}^2/(1-0.775z^{-1}+0.3875z^{-2})$
• 失真被 NTF 整形：$H{D}_3=\left|\frac{k_3{A}^2}{4k_1^3}\cdot NT{F}_1(z)\right|$，$z=e^{j2\pi (3f/f_s)}$
• MOD2 较 MOD1 更抗空闲音（U 形噪声曲线而非尖峰）
• 噪声随输入增大而增大（量化器增益降低 ⇒ 环路增益降低 ⇒ 整形效果减弱）
• 噪声非平稳性：大信号时噪声统计量时变

§3.3 MOD2 的稳定性与死区（→ MOD2稳定性与死区分析）

• Hein-Zakhor 状态界（1993）：
  • $|x_1|\le |u|+2$
  • $|x_2|\le \frac{(5-|u|{)}^2}{8(1-|u|)}$
• dc 输入 $|u|<1$ 时状态有界，但 $u\to 1$ 时 $x_2$ 无界
• “恶意输入”（精心构造的时序）可导致 $u=0.3$ 时状态发散
• 实际建议：$|u|\le 0.9$，并包含状态检测/复位电路
• 死区分析（有限积分器增益）：
  • 零输入时输出为 $\cdots +1,-1,+1,-1,\dots$ 周期 2 序列
  • 比较器输入：$(-\frac{3}{4})\cos [\pi n]$
  • 死区宽度：$|u|<\frac{3}{4}\cdot \frac{1}{A^2}$（增益平方效应，远优于 MOD1 的 $1/A$）

§3.4 MOD2 的替代架构（→ MOD2替代架构）

• Boser-Wooley 调制器 [Boser & Wooley, 1988]：

  • 两个延迟积分器，STF/NTF 有公分母 $D(z)$
  • $D(z)=(1-z^{-1}{)}^2+a_{2}b{z}^{-1}(1-z^{-1})+a_1{a}_2{z}^{-2}$
  • 约束 $a_1{a}_2=1$、$a_{2}b=2$ 可得理想 NTF/STF
  • 延迟积分器使运放可独立建立，降低速度要求

• Silva-Steensgaard 结构 [Silva 2001]：

  • 输入前馈到量化器 + 单反馈路径
  • 环路滤波器仅处理整形后的量化噪声（信号成分极小）
  • 二阶积分器输出直接给出 $z^{-2}E(z)$，非常适合 MASH

• 误差反馈结构 (EFB)：

  • $H(z)=2z^{-1}-z^{-2}$，$NTF=1-H(z)=(1-z^{-1}{)}^2$
  • 模拟实现脆弱，数字环路的常用选择

• 噪声耦合结构 (Noise-Coupled)：

  • MOD1 的误差反馈实现 + 额外耦合路径
  • 利用第一级积分器提高模拟鲁棒性
  • 可实现额外一阶整形而无需额外有源电路

§3.5 广义二阶结构与最优 NTF（→ 广义二阶结构与最优NTF设计）

• 输入前馈路径（$b_1,b_2,b_3$）：$STF(z)=b_1+b_2(1-z^{-1})+b_3(1-z^{-1}{)}^2$
  • 实现”免费”的二阶 FIR 信号预滤波器
• 反馈路径（$a_1,a_2,a_3$）：$A(z)=1-(a_1+a_2+a_3-2)z^{-1}+\cdots$
  • 在 NTF/STF 中引入非零极点
  • $a_3$ 将 NTF 阶数提升到 3，但无额外带内零点，很少使用
• 最优 NTF 零点放置：
  • 将 NTF 零点从 $z=1$ 分裂到 $z=e^{\pm j{\omega }_0}$（复共轭对）
  • 目标：最小化 $I({\omega }_0)={\int }_0^{\pi /OSR}({\omega }^2-{\omega }_0^2{)}^{2}d\omega$
  • 解：${\omega }_{opt}=\frac{\pi }{\sqrt{3}\cdot OSR}$，$SQNR$ 改善 3.5 dB
• 最优 NTF 分母：$A(z)=1-0.5z^{-1}+0.16z^{-2}$（@ OSR=128）
  • 峰值 SQNR 较 MOD2 提升约 6 dB，且 SQNR 曲线更线性

---

核心公式汇总

$$\begin{array}{rl}\text{MOD2 推导：}& V(z)=z^{-1}U(z)+(1-z^{-1}{)}^{2}E(z)\\ \text{NTF：}& NTF(z)=(1-z^{-1}{)}^2\\ \text{STF：}& STF(z)=z^{-1}\\ \text{h[n]：}& h[n]=\{1,-2,1,0,0,\dots \},\sum h^2[n]=6\\ \text{NTF 幅频：}& |NTF(e^{j\omega })|=4{\sin }^2(\omega /2)\approx {\omega }^2(\omega \ll 1)\\ \text{带内噪声：}& {\sigma }_q^2=\frac{{\Delta }^2}{12}\cdot \frac{{\pi }^4}{5}\cdot \frac{1}{OS{R}^5}\\ \text{SQNR：}& SQNR=\frac{15M^{2}OS{R}^5}{2{\pi }^4}\\ \text{有效 NTF：}& NT{F}_k(z)=\frac{NT{F}_1(z)}{k+(1-k)NT{F}_1(z)}\\ \text{状态界：}& |x_1|\le |u|+2,|x_2|\le \frac{(5-|u|{)}^2}{8(1-|u|)}\\ \text{死区宽度：}& |u|<\frac{3}{4}\cdot \frac{1}{A^2}\\ \text{Boser-Wooley：}& STF=\frac{a_1{a}_2{z}^{-2}}{D(z)},NTF=\frac{(1-z^{-1}{)}^2}{D(z)}\\ \text{EFB：}& H(z)=2z^{-1}-z^{-2},NTF=1-H(z)\\ \text{广义 STF：}& STF(z)=b_1+b_2(1-z^{-1})+b_3(1-z^{-1}{)}^2\\ \text{最优零点：}& {\omega }_{opt}=\frac{\pi }{\sqrt{3}\cdot OSR}\\ \text{最优 SQNR 提升：}& 10{\log }_{10}(I(0)/I({\omega }_{opt}))=3.5\text{dB}\end{array}$$

---

关键洞察与教学路线

编号	洞察	重要性
1	MOD2 的 IBN ∝ OSR⁻⁵ 使其成为复杂度与性能的最佳折中（2.5 bit/倍频）	★★★★★
2	有效量化器增益 $k\ne 1$ 是线性模型与仿真差距的根源	★★★★★
3	MOD2 的 NTF 零点分裂（复共轭对）可额外提升 3.5 dB SQNR	★★★★
4	增益平方效应（Dead-zone ∝ 1/A²）使 MOD2 对有限运放增益远优于 MOD1	★★★★
5	噪声耦合结构可”免费”获得额外噪声整形阶数	★★★★
6	Silva-Steensgaard 结构仅处理噪声，积分器输出直接可用作 MASH 误差提取	★★★★
7	MOD2 虽然稳定性良好（dc $	u
8	Boser-Wooley 的延迟积分器是开关电容实现的主流选择	★★★

---

1. S. Hein and A. Zakhor, “On the stability of sigma delta modulators,” IEEE Trans. Signal Processing, vol. 41, no. 7, pp. 2322-2348, 1993.
2. B. E. Boser and B. Wooley, “The design of sigma-delta modulation analog-to-digital converters,” IEEE J. Solid-State Circuits, vol. 23, no. 6, pp. 1298-1308, 1988.
3. R. Gregorian and G. C. Temes, Analog MOS Integrated Circuits for Signal Processing. Wiley-Interscience, 1986.
4. J. Silva, U. Moon, J. Steensgaard, and G. Temes, “Wideband low-distortion delta-sigma ADC topology,” Electronics Letters, vol. 37, no. 12, pp. 737-738, 2001.
5. J. Steensgaard-Madsen, High-Performance Data Converters. Ph.D. dissertation, Technical University of Denmark, 1999.

Ch.4 — 高阶ΔΣ调制器 (Higher-Order ΔΣ Modulators)

Understanding Delta-Sigma Data Converters（2nd Edition）第 4 章”高阶 ΔΣ 调制器”（High-Order Delta-Sigma Modulators）在 Ch.1-3 基础上系统讨论高阶 ΔΣ 调制器的稳定性理论、NTF 系统化设计、零点优化、Bode 灵敏度积分、单比特调制器设计准则，以及四种主流环路滤波器拓扑（CIFB/CRFB/CIFF/CRFF）的详细对比。本章是 ΔΣ 调制器设计的理论核心，为 Ch.5（MASH）、Ch.8-10（CT-ΔΣ）和 Ch.7（电路实现）提供了完整的分析框架。

---

章节定位

前接：Pavan ΔΣ 数据转换器 Ch.3 深度解析——Ch.3 建立了 MOD2 的完整理论（黄金标准架构）；二阶ΔΣ调制器MOD2原理 展示了”以调制器取代量化器”的递归推导思路；广义二阶结构与最优NTF设计 引入了 NTF 零点分裂概念。

后续：Ch.5（多级ΔΣ调制器与Leslie-Singh结构、MASH级联ΔΣ调制器原理、MASH噪声泄漏与失配效应、Sturdy-MASH鲁棒级联架构、噪声耦合ΔΣ架构、分裂与交叉耦合ΔΣ调制器）利用级联结构实现更高阶整形而不牺牲稳定性，并揭示取消操作对模拟精度的敏感性问题；Ch.7（DT 电路实现）中的 SC 积分器直接基于 CIFB/CIFF 结构设计；Ch.8-10（CT-ΔΣ调制）将本章的环路滤波器拓扑推广到连续时间域。

交叉引用：一阶ΔΣ调制器、反馈噪声整形与MOD1深度分析 从 Ch.1-2 提供基础背景；量化器理论与线性模型 提供的有效增益概念是稳定性分析的核心工具；MOD2稳定性与死区分析 的 MOD2 稳定条件是高阶分析的基础对照。

---

内容结构

引言：从高阶 NTF 到稳定性问题（→ 高阶ΔΣ调制器稳定性与MSA）

• 通用调制器模型：$Y(z)=L_0(z)U(z)+L_1(z)V(z)$，$V(z)=Y(z)+E(z)$
• $STF(z)=L_0(z)/(1-L_1(z))$，$NTF(z)=1/(1-L_1(z))$
• 物理可实现约束：$NTF(z\to \infty )=1$ ⇒ $L_1(z\to \infty )=0$
• L 阶 NTF $(1-z^{-1}{)}^L$ 的带内噪声：${\sigma }_q^2\approx \frac{{\Delta }^2}{12}\cdot \frac{{\pi }^{2L}}{2L+1}\cdot \frac{1}{OS{R}^{2L+1}}$
• “好得不像是真的”：$(1-z^{-1}{)}^L$ 在 $L\ge 3$ 时即使小输入也会不稳定

§4.1 信号依赖的稳定性（→ 高阶ΔΣ调制器稳定性与MSA）

• 量化器过载 ⇒ 有效增益 $k$ 下降 ⇒ 环路根轨迹分析
• 饱和分离模型：无限范围量化器 + 饱和非线性 + $e$ 噪声源
• 充要条件公式：$|u|\le M-\frac{M}{2}\cdot \sum |h[n]|$（$h_1$ 范数约束）
• $NTF=(1-z^{-1}{)}^3$，$k$ 从 $1\to 0$，$k<0.5$ 时不稳定
• MSA 定义：最大稳定输入幅度 / 量化器满幅

§4.1.1 MSA 估计（→ 高阶ΔΣ调制器稳定性与MSA）

• 正弦波扫描法 vs 斜坡法
• 斜坡法更快：斜坡输入从 0 到满幅（~10^6 样本），监视 $\Vert y\Vert$ 发散点
• 三阶 NTF $(1-z^{-1}{)}^3$ + 9 电平量化器 ⇒ MSA ≈ -4 dBFS（远高于 $h_1$ 范数约束的 -18 dBFS）

§4.2 提高 MSA（→ 高阶ΔΣ调制器NTF系统化设计）

• 核心思想：用低通传输函数 $G(z)$ 乘 NTF，降低高频增益
• 几何解释：NTF 极点从 $z=0$ 移到 $z\approx 1$ 的位置
• NTF 形式：$NTF(z)=(1-z^{-1}{)}^L/D(z)$，$D(z)$ 根靠近 $z=1$
• 权衡：降低 OBG ⇒ 增加带内噪声（但 MSA 显著改善）

§4.3 系统化 NTF 设计（→ 高阶ΔΣ调制器NTF系统化设计）

• 步骤：选择原型高通滤波器 → 从 MATLAB 获得系数 → 缩放满足 NTF(∞)=1 → 计算 $L_1(z)$ → 仿真验证
• 设计实例：三阶，OSR=64，16 电平量化器，目标 SQNR > 115 dB
• Butterworth 高通的截止频率从 $\pi /8$ 增加到 $\pi /4$ ⇒ OBG 从 1.48 增至 2.25 ⇒ MSA 从 85% 降至 80% ⇒ SQNR 从 102 dB 升至 116 dB（达标）

§4.4 NTF 零点优化（→ 高阶NTF零点优化与Bode积分）

• 二阶零点分裂：${\omega }_{opt}=\pi /(\sqrt{3}\cdot OSR)$，SQNR 提升 3.5 dB
• 高阶最优零点表：L=3 提升 8 dB，L=4 提升 13 dB，L=8 提升 34 dB
• 优化方法：最小化 ${\int }_0^{\pi /OSR}|NTF{|}^{2}d\omega$

§4.5 Bode 灵敏度积分（→ 高阶NTF零点优化与Bode积分）

• 离散时间反馈系统的灵敏度函数等于 NTF
• ${\int }_0^{\pi }\log |NTF(e^{j\omega })|d\omega =0$（NTF 分母分子多项式展开后积分为零）
• 核心洞察：带内 NTF 降低必须以带外 NTF 升高为代价——此消彼长的关系是基本原理而非巧合
• 高阶 NTF 优势：更窄的过渡带 ⇒ 更多”负面积”集中在带内 ⇒ 更好的带内抑制

§4.6 单比特高阶 ΔΣ 调制器（→ 单比特高阶ΔΣ调制器与Lee准则）

• 单比特优势：先天线性、环路滤波器输出可任意缩放、硬件简单
• Lee 准则：$\Vert NTF{\Vert }_{\infty }<1.5$ 时单比特调制器”可能稳定”（经验规则）
  • 原版 $\Vert NTF{\Vert }_{\infty }<2$，后修正为 1.5
  • 既非必要（MOD2 的 $\Vert NTF{\Vert }_{\infty }=4$ 也稳定）也非充分（不保证输入范围）
• 经验 SQNR 上限曲线（Schreier 1993）：N=18，13 bit 量化器，OSR=4~1024

§4.7 环路滤波器拓扑

CIFB/CRFB（→ CIFB与CRFB反馈环路滤波器拓扑）

• CIFB：积分器级联 + 分布式反馈，NTF 零点全在 dc
  • $L_1(z)=\frac{a_1{z}^{-3}}{(1-z^{-1}{)}^3}+\frac{a_2{z}^{-2}}{(1-z^{-1}{)}^2}+\frac{a_3{z}^{-1}}{1-z^{-1}}$
  • 问题：积分器输出含大幅信号分量 ⇒ 饱和 ⇒ 需要动态范围缩放
  • 小 ${\hat{a}}_1$ 问题 ⇒ 大面积积分电容 + 大输入参考噪声
• CRFB：引入谐振器（内部反馈）实现复数 NTF 零点
  • 非延迟积分器构成的谐振器使极点位于单位圆上
  • 延迟积分器构成的谐振器极点在单位圆外（被主环路稳定）

CIFF/CRFF/CIFF-B（→ CIFF与CRFF前馈环路滤波器拓扑）

• CIFF：积分器级联 + 前馈求和，仅一个反馈 DAC
  • $L_1(z)=\frac{a_1{z}^{-1}}{1-z^{-1}}+\frac{a_2{z}^{-1}}{(1-z^{-1}{)}^2}+\frac{a_3{z}^{-1}}{(1-z^{-1}{)}^3}$
  • 输入前馈可实现所有频率 STF=1
  • 积分器只处理整形噪声 ⇒ 无信号分量 ⇒ 线性度好
• CRFF：内部反馈实现复数 NTF 零点
• CIFF-B：CIFF + 多反馈，兼顾 CIFF（少 DAC）和 CIFB（快慢路径解耦）的优点

§4.8 状态空间描述（→ ΔΣ环路状态空间描述）

• MOD2 状态方程示例：$x[n+1]=Ax[n]+B\cdot [u[n]v[n]{]}^T$，$y[n]=Cx[n]+D\cdot [u[n]v[n]{]}^T$
• $D_{[1,2]}=0$ ⇒ 无延迟自由环路（时空域等效）
• ABCD 矩阵是 $\Delta \Sigma$ Toolbox（附录 B）的核心数据结构
• 离散时间仿真流程：$y[n]\to v[n]\to x[n+1]$ 迭代

---

核心公式汇总

$$\begin{array}{rl}\text{通用模型：}& Y(z)=L_0(z)U(z)+L_1(z)V(z),V(z)=Y(z)+E(z)\\ \text{NTF：}& NTF(z)=\frac{1}{1-L_1(z)}\\ \text{STF：}& STF(z)=\frac{L_0(z)}{1-L_1(z)}\\ \text{可实现性：}& NTF(z\to \infty )=1\iff L_1(z\to \infty )=0\\ \text{L 阶 IBN：}& {\sigma }_q^2\approx \frac{{\Delta }^2}{12}\cdot \frac{{\pi }^{2L}}{2L+1}\cdot \frac{1}{OS{R}^{2L+1}}\\ \text{稳定条件：}& |u|\le M-\frac{M}{2}\sum |h[n]|\\ \text{有效 NTF（k<1）：}& NT{F}_k(z)=\frac{NT{F}_1(z)}{k+(1-k)NT{F}_1(z)}\\ \text{NTF 极点移动：}& NTF(z)=\frac{(1-z^{-1}{)}^L}{D(z)}\\ \text{最优零点（L=2）：}& {\omega }_{opt}=\frac{\pi }{\sqrt{3}\cdot OSR},3.5\text{ dB 提升}\\ \text{Bode 积分：}& {\int }_0^{\pi }\log |NTF(e^{j\omega })|d\omega =0\\ \text{Lee 准则：}& \Vert NTF{\Vert }_{\infty }<1.5\text{（单比特经验规则）}\\ \text{CIFB L1(z)：}& L_1(z)=\frac{a_1{z}^{-3}}{(1-z^{-1}{)}^3}+\frac{a_2{z}^{-2}}{(1-z^{-1}{)}^2}+\frac{a_3{z}^{-1}}{1-z^{-1}}\\ \text{CIFF L1(z)：}& L_1(z)=\frac{a_1{z}^{-1}}{1-z^{-1}}+\frac{a_2{z}^{-1}}{(1-z^{-1}{)}^2}+\frac{a_3{z}^{-1}}{(1-z^{-1}{)}^3}\\ \text{状态空间：}& \mathbf{x}[n+1]=A\mathbf{x}[n]+B\left[\begin{array}{c}u[n]\\ v[n]\end{array}\right]\end{array}$$

---

关键洞察

编号	洞察	重要性
1	稳定性是 $\Delta \Sigma$ 设计的首要约束——“无限高阶 NTF”是不现实的幻想，量化器过载导致的增益下降是失稳的根本原因	★★★★★
2	Bode 灵敏度积分揭示了带内/带外 NTF 增益的此消彼长关系——这是基本原理而非工程巧合	★★★★★
3	提高 NTF 阶数等价于在相同 OBG 下获得更窄的过渡带 ⇒ 更多”负面积”用于带内 ⇒ 更好性能	★★★★
4	MSA vs SQNR 的权衡是 $\Delta \Sigma$ 设计的中心矛盾——通过 D(z) 极点位置控制 OBG 来调节	★★★★
5	CIFB vs CIFF 的根本差异：前者积分器处理信号+噪声（大摆幅），后者只处理噪声（小摆幅）⇒ CIFF 线性度更优	★★★★
6	动态范围缩放是集成实现中不可或缺的步骤——直接影响面积、噪声和失真	★★★★
7	Lee 准则只是一个经验规则——单比特高阶 $\Delta \Sigma$ 设计永远需要详尽的仿真验证	★★★
8	状态空间描述是 $\Delta \Sigma$ Toolbox 的基础——ABCD 矩阵统一了仿真、分析和综合	★★★

---

1. S. R. Norsworthy, R. Schreier, and G. C. Temes, Delta-Sigma Data Converters: Theory, Design, and Simulation. IEEE Press, New York, 1997.
2. W. Lee, A Novel Higher Order Interpolative Modulator Topology for High Resolution Oversampling A/D Converters. Ph.D. dissertation, MIT, 1987.
3. K. C. Chao, S. Nadeem, W. L. Lee, and C. G. Sodini, “A higher order topology for interpolative modulators for oversampling A/D converters,” IEEE Trans. Circuits Syst., vol. 37, no. 3, pp. 309-318, 1990.
4. R. Schreier, “An empirical study of high-order single-bit delta-sigma modulators,” IEEE Trans. Circuits Syst. II, vol. 40, no. 8, pp. 461-466, 1993.
5. L. Risbo, Sigma-Delta Modulators: Stability Analysis and Optimization. Ph.D. dissertation, Technical University of Denmark, 1994.
6. F. De Jager, “Delta modulation: A method of PCM transmission using the one unit code,” Phillips Research Reports, vol. 7, pp. 542-546, 1952.
7. C. Mohtadi, “Bode’s integral theorem for discrete-time systems,” IEE Proceedings on Control Theory and Applications, vol. 137, no. 2, pp. 57-66, 1990.
8. B. C. Kuo, Digital Control Systems. Holt, Rinehart and Winston, 1980.
9. S. Hein and A. Zakhor, “On the stability of sigma delta modulators,” IEEE Trans. Signal Processing, vol. 41, no. 7, pp. 2322-2348, 1993.

---

相关页面

• SCΔΣ调制器的高层设计与开关电容积分器
• SCΔΣ调制器的电容尺寸与放大器设计
• 高阶SC调制器与多bit量化及高级电路技术
• CIFB与CRFB反馈环路滤波器拓扑
• CIFF与CRFF前馈环路滤波器拓扑
• ΔΣ环路状态空间描述
• Pavan ΔΣ 数据转换器 Ch.7 深度解析

Ch.5 — 多级/多量化器ΔΣ调制器 (Multi-Stage/Multi-Quantizer)

章节主题：多级与多量化器 ΔΣ 调制器（Multi-Stage and Multi-Quantizer Delta-Sigma Modulators） 覆盖范围：§5.1–§5.7，书页 117–133 核心思想：通过级联多个低阶稳定环路来取消而非仅滤除量化噪声，从而在不牺牲稳定性的前提下实现高阶噪声整形。

---

内容结构

章节	主题	对应概念页
§5.1	多级调制器概述	多级ΔΣ调制器与Leslie-Singh结构
§5.1.1	Leslie-Singh 结构（L0 级联）	多级ΔΣ调制器与Leslie-Singh结构
§5.2	MASH 级联调制器	MASH级联ΔΣ调制器原理
§5.3	MASH 噪声泄漏分析	MASH噪声泄漏与失配效应
§5.4	Sturdy-MASH 架构	Sturdy-MASH鲁棒级联架构
§5.5	噪声耦合架构	噪声耦合ΔΣ架构
§5.6	分裂与交叉耦合架构	分裂与交叉耦合ΔΣ调制器
§5.7	结论与展望	—（含 0-L MASH 等新兴方向）

---

核心公式汇总

5.1 Leslie-Singh 结构

$$V(z)=z^{-k}[ST{F}_1(z)U(z)+NT{F}_1(z)E_2(z)](5.1)$$ $$Y_1(z)=V_1(z)-E_1(z)=ST{F}_1(z)U(z)+[NT{F}_1(z)-1]E_1(z)(5.2)$$

使用 $Y_1$ 而非 $e_1$ 馈入第二级时（$H_1=z^{-k}$, $H_2=NT{F}_1/(NT{F}_1-1)$）：

$$V(z)=z^{-k}\frac{ST{F}_1(z)}{1-NT{F}_1(z)}U(z)+z^{-k}\frac{NT{F}_1(z)}{1-NT{F}_1(z)}{E}_2(z)(5.4)$$

5.2 MASH 取消条件

$$H_1\cdot NT{F}_1-H_2\cdot ST{F}_2=0(5.8)$$

最简单的选择：$H_1=ST{F}_2$, $H_2=NT{F}_1$，则：

$$V=ST{F}_1\cdot ST{F}_2\cdot U+NT{F}_1\cdot NT{F}_2\cdot E_2(5.9)$$

2-2 MASH 示例（$ST{F}_1=ST{F}_2=z^{-2}$, $NT{F}_1=NT{F}_2=(1-z^{-1}{)}^2$）：

$$V(z)=z^{-4}U(z)+(1-z^{-1}{)}^4{E}_2(z)(5.12)$$

三阶 MASH 取消条件：

$$\{\begin{array}{l}{H}_1\cdot NT{F}_1-H_2\cdot ST{F}_2=0\\ H_2\cdot NT{F}_2-H_3\cdot ST{F}_3=0\end{array}(5.13)$$

三阶 MASH 总输出：

$$V=ST{F}_1\cdot H_1\cdot U+H_1\cdot \frac{NT{F}_1\cdot NT{F}_2\cdot NT{F}_3}{ST{F}_2\cdot ST{F}_3}\cdot E_3(5.15)$$

5.3 噪声泄漏传递函数

$$H_{\text{leak},1}=H_1\cdot NT{F}_{1a}-H_2\cdot ST{F}_{2a}(5.16)$$

简化近似（$ST{F}_2\approx H_1\approx 1$）：

$$H_{\text{leak},1}\approx \frac{1}{L_{1i}}-\frac{1}{L_{1a}}\approx \frac{\Delta L_1}{L_1^2}(5.18)$$

一阶 MASH SC 积分器非理想泄漏（$\Delta$：电容失配，$A$：运放增益）：

$$H_{\text{leak},1}(z)\approx \frac{z^{-1}}{a}\left[\frac{p-\hat{p}}{1-\hat{p}{z}^{-1}}\right]\approx \frac{1}{A}+(z^{-1}-1)\left(\frac{1}{aA}+\Delta \right)(5.23)$$

2-0 MASH 泄漏泰勒展开（$z\approx 1$）：

$$H_{\text{leak},1}(z)=A_0+A_1(1-z^{-1})+A_2(1-z^{-1}{)}^2+\cdots (5.24)$$

5.4 Sturdy-MASH

$$V=ST{F}_1\cdot U+NT{F}_1\cdot NT{F}_2\cdot E_2+NT{F}_1\cdot (1-ST{F}_2)\cdot E_1(5.26)$$

选择 $ST{F}_2=1-NT{F}_2$（低灵敏度噪声整形而非取消）：

$$V=ST{F}_1\cdot U+NT{F}_1\cdot NT{F}_2\cdot (E_1+E_2)(5.27)$$

5.5 噪声耦合

基本操作：将 $e[n]$ 延迟一周期后反馈到量化器输入端，等效于 NTF 额外乘 $(1-z^{-1})$。

5.6 分裂与交叉耦合

分裂调制器：

$$V=U+NTF\cdot \frac{E_1+E_2}{2}(5.28)$$

噪声耦合分裂（NCS）：

$$V=U+NTF\cdot (1-z^{-1})\cdot \frac{E_1+E_2}{2}(5.29)$$

噪声耦合时间交织（NCTI）：

$$V=U+NTF\cdot (1-z^{-1/2})\cdot \frac{E_1+E_2}{2}(5.30)$$

---

关键洞察

#	洞察	重要性
1	噪声取消 vs 噪声滤波：MASH 的核心哲学不是用高阶环路滤除噪声，而是测量并取消低阶噪声，这从根本上绕过了高阶单环路的稳定性限制	★★★★★
2	MASH 的致命弱点：取消依赖于模拟传递函数的精确匹配，微小失配导致 $E_1$ 泄漏到输出，这在 2-2 MASH 中比 2-0（Leslie-Singh）更严重	★★★★★
3	2-2 MASH 的理想性：二阶稳定性 + 四阶整形，看似”鱼和熊掌兼得”，但前提是模拟精度足够高	★★★★
4	低失真结构作为 MASH 首级：$STF=1$ 的首级可以免减法直接提取 $e_1[n]$（末级积分器输出仅含噪声），大大简化 MASH 实现	★★★★
5	噪声泄漏泰勒级数：泄漏传递函数围绕 $z=1$ 展开，$A_0$（未滤波泄漏）∝ $1/A^2$ 通常很小，$A_1$（一阶滤波泄漏）由运放增益和电容失配共同决定	★★★★
6	SMASH 的鲁棒性：用 $1-ST{F}_2$ 替换 $E_1$ 的精确取消，以 3 dB 噪声增量为代价换来对电路非理想性的低敏感性	★★★
7	噪声耦合的等效性：提取并延迟反馈 $e[n]$ 等价于在环路中额外插入一个积分器，可降低 opamp 数量	★★★
8	交叉耦合的 SQNR 提升：分裂结构 3 dB → NCS 附加一阶整形 → NCTI 再附加 6 dB，逐步逼近”几乎免费”的噪声整形	★★★

---

1. Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), Ch.5. IEEE Press/Wiley.
2. Hayashi, T., et al. (1986). “A Multistage Delta-Sigma Modulator without Double Integration Loop.” ISSCC Digest, 182-183.
3. Matsuya, Y., et al. (1987). “A 16-bit Oversampling A-to-D Conversion Technology Using Triple-Integration Noise Shaping.” IEEE JSSC, 22(6), 921-929.
4. Candy, J. C., & Huynh, A.-N. (1986). “Double Interpolation for Digital-to-Analog Conversion.” IEEE Trans. Commun., 34(1), 77-81.
5. Brandt, B. P., & Wooley, B. (1991). “A 50-MHz Multibit Sigma-Delta Modulator for 12-b 2-MHz A/D Conversion.” IEEE JSSC, 26(12), 1746-1756.
6. Leslie, T., & Singh, B. (1990). “An Improved Sigma-Delta Modulator Architecture.” IEEE ISCAS, 372-375.
7. Maghari, N., et al. (2006). “Sturdy MASH Δ-Σ Modulator.” Electronics Letters, 42(22), 1269-1270.
8. Maghari, N., et al. (2009). “74 dB SNDR Multi-Loop Sturdy-MASH Delta-Sigma Modulator Using 35 dB Open-Loop Opamp Gain.” IEEE JSSC, 44(8), 2212-2221.
9. Lee, K., et al. (2006). “Noise-Coupled ADCs.” Electronics Letters, 42(24), 1381-1382.
10. Lee, K., & Temes, G. C. (2006). “Enhanced Split-Architecture ΔΣ ADC.” Electronics Letters, 42(13), 737-739.
11. McNeill, J., et al. (2005). “Split ADC Architecture for Deterministic Digital Background Calibration.” IEEE JSSC, 40(12), 2437-2445.
12. Lee, K., et al. (2008). “A Noise-Coupled Time-Interleaved Delta-Sigma ADC.” IEEE JSSC, 43(12), 2601-2612.
13. Gharbiya, A., & Johns, D. (2009). “A 12-bit 3.125 MHz Bandwidth 0-3 MASH Modulator.” IEEE JSSC, 44(7), 2010-2018.

---

相关页面

• 高阶ΔΣ调制器与NTF
• CT-ΔΣ调制
• 失配整形与多bit ΔΣ调制器
• Pavan ΔΣ 数据转换器 Ch.1 深度解析
• Pavan ΔΣ 数据转换器 Ch.2 深度解析
• Pavan ΔΣ 数据转换器 Ch.3 深度解析
• Pavan ΔΣ 数据转换器 Ch.4 深度解析
• Pavan ΔΣ 数据转换器 Ch.6 深度解析
• Pavan ΔΣ 数据转换器 Ch.7 深度解析

Ch.6 — 失配整形 (Mismatch Shaping)

章节主题：失配整形（Mismatch-Shaping） 覆盖范围：§6.1–§6.8，书页 135–162 核心思想：利用”盲”（blind）动态元件匹配（DEM）技术，将多 bit DAC 中由单元失配引起的误差进行噪声整形，使其能量推至带外，从而在不测量失配量的前提下恢复 DAC 的本征线性度。

---

内容结构

章节	主题	对应概念页
§6.1	DAC 失配问题与数字校正方法	DAC失配问题与旋转选择DWA原理
§6.2	随机选择与旋转（DWA）	DAC失配问题与旋转选择DWA原理
§6.3	旋转的电路实现	旋转实现与替代失配整形拓扑
§6.4	替代失配整形拓扑	旋转实现与替代失配整形拓扑
§6.4.1	Butterfly Shuffler	旋转实现与替代失配整形拓扑
§6.4.2	A-DWA 与 Bi-DWA	旋转实现与替代失配整形拓扑
§6.4.3	树形结构 ESL	旋转实现与替代失配整形拓扑
§6.5	高阶失配整形	高阶失配整形原理
§6.5.1	向量基失配整形（VQ）	高阶失配整形原理
§6.5.2	树形高阶结构	高阶失配整形原理
§6.6	泛化：三电平与非单元元素	三电平分段DAC与过渡误差整形
§6.6.1	三电平元素 Tri-Level	三电平分段DAC与过渡误差整形
§6.6.2	非单元元素与分段加扰	三电平分段DAC与过渡误差整形
§6.7	过渡误差整形（Transition-Error Shaping）	三电平分段DAC与过渡误差整形
§6.8	结论与展望	—

---

核心公式汇总

§6.2 随机选择与旋转

M 元素 DAC 失配噪声功率（随机选择，INL 方差）：

$${\sigma }_m^2=\frac{2m(M-m)}{M^2}{\sigma }^2(6.4)$$

平均失配噪声功率（对 m 平均）：

$${\overline{\sigma }}^2=\frac{1}{M-1}\sum _{m=0}^M\frac{2m(M-m)}{M^2}{\sigma }^2=\frac{M}{3}{\sigma }^2(6.5)$$

随机选择带内失配噪声功率（相对满幅正弦波）：

$$\text{MNP}\approx \frac{{\sigma }^{2}M}{3(\text{OSR})(M-2{)}^2/8}\approx \frac{8{\sigma }^2}{3M(\text{OSR})}\text{(dBFS)}(6.6)$$

旋转（DWA）后一阶整形带内 MNP：

$$\text{MNP}\approx \frac{8{\sigma }^2}{9M(\text{OSR}{)}^3}\cdot \frac{{\pi }^2}{2}\text{(dBFS)}(6.8)$$

§6.5 向量基失配整形

向量基 DEM 基本关系：

$$\text{SV}(z)=\text{SU}(z)+\text{MTF}(z)\text{SE}(z)(6.11)$$

VQ 约束：$s_v[n]\cdot [11\cdots 1{]}^T=\nu [n]$

DAC 输出：

$$D(z)=V(z)+\text{MTF}(z)(\text{SE}(z)\cdot \mathbf{ee})(6.17)$$

二阶向量基 MNP（OSR=16, MTF=1.5）：

$$\text{MNP}\approx \frac{M{\sigma }^2}{12}\cdot \frac{2{\pi }^2}{3(\text{OSR}{)}^3}/\frac{M^2}{8}=\frac{2{\pi }^2{\sigma }^2}{9M(\text{OSR}{)}^3}\text{(dBFS)}(6.22)$$

§6.5.2 树形二阶 MTF

$$\text{MTF}(z)=\frac{(z-1{)}^2}{z^2-1.25z+0.5}(6.24)$$

该 MTF 的 $\Vert \text{MTF}{\Vert }_{\infty }=1.5$。

§6.7 过渡误差整形

CT DAC 线性条件：

$${\Delta }_{\text{LL}}+{\Delta }_{\text{HH}}={\Delta }_{\text{LH}}+{\Delta }_{\text{HL}}(6.27)$$

过渡序列定义：

$$x[n]=\nu [n]\cdot \nu [n-1](6.28)$$

即 $x[n]=+1$ 表示元素保持相同状态，$x[n]=-1$ 表示元素发生切换。

---

关键洞察

#	洞察	重要性
1	失配整形是盲操作：无需知道失配误差的具体大小，静态失配和缓变失配都能自动处理，这是与数字校正的本质区别	★★★★★
2	DWA（旋转）→ 一阶噪声整形：将 DAC 单元视为环形队列，每次从指针处顺序取用所需数量，误差自动被高通整形	★★★★★
3	旋转产生的杂散问题：确定性选择逻辑产生信号相关杂散，在 OSR 低时 H2 可达 -80 dBFS，需要额外裕量	★★★★
4	Bi-DWA 的性价比：在旋转基础上加入正向/反向交替，以 6 dB MNP 代价几乎消除 tone，实践中最常用	★★★★
5	树形结构可证明无 tone：Welz–Galton 证明了带 dither 的树形 ESE 的 PSD 是平滑的，从理论上保证了无 tone	★★★★
6	高阶失配整形的稳定性：向量基 MTF(z) 面临与 ΔΣ 环路同样严重的稳定性限制，需限制输入范围并加入饱和/复位逻辑	★★★★
7	MNP 随信号变化差异：旋转的 MNP 随信号增大而减小，但高阶整形器在信号超过临界值时 MNP 急剧恶化	★★★
8	过渡误差整形（TES）：CT DAC 的非线性不仅来自静态失配，更来自非对称切换动态；TES 将 $x[n]$ 序列进行一阶整形	★★★
9	组合整形：将失配整形与过渡误差整形加权组合可同时处理两种误差源，属于前沿研究方向	★★★

---

1. Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), Ch.6. IEEE Press/Wiley.
2. Baird, R. T., & Fiez, T. S. (1995). “Improved ΔΣ DAC Linearity Using Data Weighted Averaging.” IEEE ISCAS, 1, 13-16.
3. Leung, B. H., & Sutarja, S. (1992). “Multi-bit Σ-Δ A/D Converter Incorporating a Novel Class of Dynamic Element Matching.” IEEE TCAS-II, 39, 35-51.
4. Jackson, H. S. (1993). “Circuit and Method for Cancelling Nonlinearity Error…” U.S. Patent 5,221,926. (ILA 原始专利)
5. Story, M. J. (1992). “Digital to Analogue Converter Adapted to Select Input Sources…” U.S. Patent 5,138,317.
6. Redman-White, W., & Bourner, D. (1989). “Improved Dynamic Linearity in Multi-Level Σ-Δ Converters by Spectral Dispersion of D/A Distortion Products.” ECCTD, 205-208.
7. Yang, W., et al. (2008). “A 100mW 10MHz-BW CT ΔΣ Modulator with 87dB DR.” ISSCC, 498-499.
8. Adams, R. W., & Kwan, T. W. (1995). “Data-Directed Scrambler for Multi-Bit Noise Shaping D/A Converters.” U.S. Patent 5,404,142.
9. Lee, D.-H., & Kuo, T.-H. (2007). “Advancing Data Weighted Averaging Technique for Multi-Bit Sigma-Delta Modulators.” IEEE TCAS-II, 54(10), 838-842.
10. Fujimori, I., et al. (2000). “A 90-dB SNR 2.5-MHz Output-Rate ADC Using Cascaded Multibit Delta-Sigma Modulation at 8× OSR.” IEEE JSSC, 35(12), 1820-1828.
11. Welz, J., & Galton, I. (2001). “Simplified Logic for First-Order and Second-Order Mismatch-Shaping DACs.” IEEE TCAS-II, 48(11), 1014-1027.
12. Welz, J., & Galton, I. (2004). “A Tight Signal-Band Power Bound on Mismatch Noise in a Mismatch-Shaping DAC.” IEEE Trans. Info. Theory, 50(4), 593-607.
13. Schreier, R., & Zhang, B. (1995). “Noise-Shaped Multibit D/A Convertor Employing Unit Elements.” Electronics Letters, 31(20), 1712-1713.
14. Yasuda, A., et al. (1998). “A Third-Order ΔΣ Modulator Using Second-Order Noise-Shaping Dynamic Element Matching.” IEEE JSSC, 33, 1879-1886.
15. Nguyen, K. Q., & Schreier, R. (2006). “System and Method for Tri-Level Logic Data Shuffling.” U.S. Patent 7,090,063.
16. Chan, K. L., & Galton, I. (2006). “A 14b 100 MS/s DAC with Fully Segmented Dynamic Element Matching.” ISSCC, 2390-2399.
17. Risbo, L., et al. (2011). “Digital Approaches to ISI-Mitigation in High-Resolution Oversampled Multi-Level D/A Converters.” IEEE JSSC, 46(12), 2892-2903.
18. Sanyal, A., & Sun, N. (2015). “Dynamic Element Matching Techniques for Static and Dynamic Errors in Continuous-Time Multi-Bit ΔΣ Modulators.” IEEE JETCAS, 5(4), 598-611.

---

相关页面

• 失配整形与多bit ΔΣ调制器
• MASH级联ΔΣ调制器原理
• CT-ΔΣ调制
• ΔΣ DAC
• DAC失配问题与旋转选择DWA原理
• 旋转实现与替代失配整形拓扑
• 高阶失配整形原理
• 三电平分段DAC与过渡误差整形
• Pavan ΔΣ 数据转换器 Ch.1 深度解析
• Pavan ΔΣ 数据转换器 Ch.5 深度解析
• Pavan ΔΣ 数据转换器 Ch.7 深度解析

Ch.7 — SC ΔΣ调制器电路设计 (SC Circuit Design)

章节主题：离散时间 ΔΣ ADC 的电路设计（Circuit Design for Discrete-Time Delta-Sigma ADCs） 覆盖范围：§7.1–§7.19，书页 165–221 核心思想：以一个完整的二阶单 bit 开关电容（SC）ΔΣ ADC（SCMOD2）设计为例，从高层系统设计到晶体管级电路实现，系统阐述 DT-ΔΣ ADC 的全流程设计方法，并扩展讨论高阶调制器、多 bit 量化及高级电路技术。

---

内容结构

章节	主题	对应概念页
§7.1	SCMOD2：一个二阶 SC ΔΣ ADC 示例	SCΔΣ调制器的高层设计与开关电容积分器
§7.2	高层设计：NTF 选择与动态范围缩放	SCΔΣ调制器的高层设计与开关电容积分器
§7.3	开关电容积分器	SCΔΣ调制器的高层设计与开关电容积分器
§7.3.1	积分器变体（差分/共享/单端转差分/倍压）	SCΔΣ调制器的高层设计与开关电容积分器
§7.4	电容尺寸设计	SCΔΣ调制器的电容尺寸与放大器设计
§7.5	初始验证	SCΔΣ调制器的电容尺寸与放大器设计
§7.6	放大器设计	SCΔΣ调制器的电容尺寸与放大器设计
§7.6.1	放大器增益需求	SCΔΣ调制器的电容尺寸与放大器设计
§7.6.2	候选放大器	SCΔΣ调制器的电容尺寸与放大器设计
§7.7	中间验证	SCΔΣ调制器的电容尺寸与放大器设计
§7.8	开关设计	SCΔΣ调制器的开关比较器时钟与全系统调试
§7.9	比较器设计	SCΔΣ调制器的开关比较器时钟与全系统调试
§7.10	时钟生成	SCΔΣ调制器的开关比较器时钟与全系统调试
§7.11	全系统验证	SCΔΣ调制器的开关比较器时钟与全系统调试
§7.12	高阶调制器	高阶SC调制器与多bit量化及高级电路技术
§7.12.1	架构	高阶SC调制器与多bit量化及高级电路技术
§7.12.2	电容尺寸设计	高阶SC调制器与多bit量化及高级电路技术
§7.12.3	多 SC 分支噪声合并	高阶SC调制器与多bit量化及高级电路技术
§7.13	多 Bit 量化	高阶SC调制器与多bit量化及高级电路技术
§7.14	开关设计进阶（自举开关）	高阶SC调制器与多bit量化及高级电路技术
§7.15	双采样	高阶SC调制器与多bit量化及高级电路技术
§7.16	增益提升与增益平方	高阶SC调制器与多bit量化及高级电路技术
§7.17	分裂控制与放大器堆叠	高阶SC调制器与多bit量化及高级电路技术
§7.18	SC 电路中的噪声分析	高阶SC调制器与多bit量化及高级电路技术
§7.19	结论	—

---

核心公式汇总

§7.3 开关电容积分器

延迟积分器的 z 域传输函数：

$$V_o(z)=\frac{C_1}{C_2}\cdot \frac{z^{-1}}{1-z^{-1}}{V}_i(z)(7.3)$$

多输入 SC 积分器：

$$V_o(z)=\left(\frac{C_1}{C}{V}_1(z)+\frac{C_2}{C}{V}_2(z)\right)\frac{z^{-1}}{1-z^{-1}}(7.4)$$

§7.4 电容尺寸设计

非全差分 SC 积分器热噪声：

$$\overline{v_n^2}\approx \frac{kT}{\text{OSR}\cdot C_1}(7.10)$$

系数与电容比关系：

$$a_1=\frac{C_1{V}_{\text{ref}}}{C_2{V}_{\text{FS}}},b_1=\frac{C_1{V}_{\text{FS}}}{M{C}_2{V}_{\text{FS}}},c_1=\frac{C_3}{C_5},a_2=\frac{C_4{V}_{\text{ref}}}{C_5{V}_{\text{FS}}}(7.7)(7.8)(7.11)(7.12)$$

§7.6 放大器设计

摆率电流要求：

$$I=\frac{C_1{V}_{\text{FS}}}{T/4}=\frac{0.4\text{pF}\times 1.8\text{V}}{0.25\mu \text{s}}=3\mu \text{A}(7.15)$$

放大器跨导要求（时域常数约束，100 dB 衰减）：

$$\frac{C_1+C_3}{C_1{C}_3/C_2}\cdot \frac{1}{g_m}=\frac{T}{4\ln (10^5)}\approx \frac{T}{48}(7.16)-(7.18)$$

§7.6.1 有限增益效应

有限增益对积分器传输函数的影响：

$$V_o(z)=\frac{C_1/C_2}{1+ϵ}\cdot \frac{1}{1+\frac{ϵ}{1+ϵ}{z}^{-1}}{V}_i(z),ϵ=\frac{C_1}{C_2(A+1)}(7.25)$$

NTF 零点偏移：当 $ϵ>\pi /\text{OSR}$ 时，NTF 零点偏移导致通带边缘衰减降低 3 dB。从线性理论出发：

$$A>\frac{\text{OSR}}{\pi }\cdot \frac{C_1}{C_2}-1\approx 19\text{dB}(7.26)$$

实际增益需求：死区效应（式 7.28）和非线性失真将需求提升至 $\approx 80$ dB。

§7.9 再生时间常数

比较器再生时间常数：

$${\tau }_{\text{regen}}=\frac{C}{g_m}(7.30)$$

§7.12 高阶调制器电容优化

噪声约束下最小功耗电容比：

$$\frac{C_3}{C_1}=\beta \text{(拉格朗日乘子法)}(7.37)$$

其中 $\beta =1/A_1$ 或 $\beta =1/\sqrt{3A_1^2}$，分别对应峰值噪声密度约束和积分噪声约束。

§7.18 SC 电路噪声分析

电阻热噪声的单极点滤波：

$$\overline{v_n^2}=\frac{kT}{C}(7.47)$$

运放等效输入噪声 PSD：

$$S_{v,\text{amp}}=\frac{4kT}{g_{m1}}\left(1+\frac{g_{m3}}{g_{m1}}\right)(7.52)$$

运放噪声系数：

$${\gamma }_{\text{amp}}=1+\frac{g_{m3}}{g_{m1}}(7.53)$$

综合噪声功率（开关 + 运放）：

$$\overline{v_n^2}=\frac{kT}{C_1}\left(2+\frac{{\gamma }_{\text{amp}}}{1+\frac{1}{x}}\right),x=R{g}_m(7.59)$$

功率优化：$\propto \frac{2(1+x)}{{\gamma }_{\text{amp}}+1+x}$，$x\to 0$ 时功率最小。

---

关键洞察

#	洞察	重要性
1	寄生不敏感 SC 积分器的核心：通过两相时序（采样相/传输相）实现电荷转移，杂散电容不改变传输函数，这是 SC 电路实用化的关键	★★★★★
2	系数来自电容比：式(7.7)-(7.12) 表明，系统级系数直接映射为电容比，无需额外校准	★★★★★
3	kT/C 噪声主导电容尺寸：热噪声而非匹配精度决定最小电容值（式 7.10），OSR 越高噪声越优	★★★★★
4	线性理论严重低估放大器增益需求：线性分析仅需 19 dB（式 7.26），但实际需 80+ dB——死区效应（式 7.28）和非线性失真才是限制因素	★★★★
5	折叠共源共栅的经典设计权衡：摆率/建立精度/噪声/输出摆幅四者通过电压裕量（$V_{\text{dsat}}$）分配形成设计空间	★★★★
6	底极板采样消除电荷注入失真：通过延迟关断输入开关（1D 时钟），将信号相关电荷注入转为直流偏移	★★★★★
7	StrongARM 比较器的亚稳态指数行为：再生时间常数 $\tau_{\text{regen}} = C/g_m$ 决定输入每衰减 10× 增加的延迟	★★★★
8	高阶调制器电容最优化分配：拉格朗日乘子法证明最低功耗发生在 $\frac{C_3}{C_1} = \beta$ 时（式 7.37），前台噪声应均匀分配在各积分器间	★★★★
9	双采样的效率：将 SC 积分器的”闲置”相利用起来，采样率翻倍而不增加运放数量（须注意末级必须用传统 $\frac{z^{-1}}{1-z^{-1}}$ 积分器）	★★★
10	反相器型放大器的效率优势：分裂控制放大器以三级反相器结构实现 2× 跨导效率、无限制摆率，配合放大器堆叠和双采样技术创下 FoM = 185 dB 的记录 [15]	★★★

1. Yang, Y., et al. (2003). “A 114 dB 68 mW chopper-stabilized stereo multi-bit audio A/D converter.” ISSCC, 64-65.
2. Enz, C. & Temes, G. C. (1996). “Circuit techniques for reducing the effects of opamp imperfection.” Proc. IEEE, 84, 1584-1614.
3. Montanaro, J., et al. (1996). “A 160-MHz 32-b 0.5-W CMOS RISC microprocessor.” IEEE JSSC, 31, 1703-1714. (StrongARM 锁存器)
4. Harpe, P. J. A., et al. (2012). “A 0.47-1.6 mW 5-bit 0.5-1 GS/s time-interleaved SAR ADC for low-power UWB radios.” IEEE JSSC, 47, 1594-1602.
5. Stepanović, D. & Nikolić, B. (2013). “A 2.8 GS/s 44.6 mW time-interleaved ADC achieving 50.9 dB SNDR…” IEEE JSSC, 48, 971-982.
6. Harpe, P., et al. (2013). “A 10b/12b 40 kS/s SAR ADC with data-driven noise reduction…” IEEE JSSC, 48, 3011-3018.
7. Kull, L., et al. (2013). “A 3.1 mW 8b 1.2 GS/s single-channel asynchronous SAR ADC…” IEEE JSSC, 48, 3049-3058.
8. Chan, C. H., et al. (2015). “A 5.5 mW 6-b 5GS/s 4-interleaved 3b/cycle SAR ADC in 65nm CMOS.” ISSCC, 1-3.
9. Jewett, R., et al. (1997). “A 12b 128 MSample/s ADC with 0.05 LSB DNL.” ISSCC, 138-139.
10. Abo, A. M. & Gray, P. R. (1999). “A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter.” IEEE JSSC, 34, 599-606. (自举开关)
11. Brunsilius, J., et al. (2011). “A 16b 80MS/s 100mW 77.6dB SNR CMOS pipeline ADC.” ISSCC, 186-188.
12. Senderowicz, D., et al. (1997). “Low-voltage double-sampled ΣΔ converters.” IEEE JSSC, 32, 1907-1919.
13. Bult, K. & Geelen, G. J. G. M. (1990). “A fast-settling CMOS opamp for SC circuits with 90-dB dc gain.” IEEE JSSC, 25, 1379-1384.
14. Nagaraj, K., et al. (1985). “Reduction of finite-gain effect in switched-capacitor filters.” Electronics Letters, 21, 644-645.
15. Steiner, M. & Greer, N. (2016). “A 22.3 b 1 kHz 12.7 mW switched-capacitor ΣΔ modulator with stacked split-steering amplifiers.” ISSCC, 284-286.

相关页面

• 过采样转换器需求
• 一阶ΔΣ调制器
• 二阶ΔΣ调制器MOD2原理
• 高阶ΔΣ调制器与NTF
• CIFB与CRFB反馈环路滤波器拓扑
• CIFF与CRFF前馈环路滤波器拓扑
• ΔΣ环路状态空间描述
• 运算放大器设计
• 频率补偿技术
• 失调消除技术
• CT-ΔΣ调制
• SCΔΣ调制器的高层设计与开关电容积分器
• SCΔΣ调制器的电容尺寸与放大器设计
• SCΔΣ调制器的开关比较器时钟与全系统调试
• 高阶SC调制器与多bit量化及高级电路技术
• Pavan ΔΣ 数据转换器 Ch.1 深度解析
• Pavan ΔΣ 数据转换器 Ch.4 深度解析
• Pavan ΔΣ 数据转换器 Ch.8 深度解析 — Ch.8 CT-ΔΣ 全量深度解析

Ch.8 — CT-ΔΣ调制器 (CT-ΔΣ Modulators)

章节主题：连续时间 ΔΣ 调制（Continuous-Time Delta-Sigma Modulation） 覆盖范围：§8.1–§8.10，书页 223–258 核心思想：从 DT 到 CT 的脉冲不变变换出发，系统阐述 CT-ΔΣ 调制器的基本原理、NTF/STF 设计方法、DAC 脉冲形状效应、环路滤波器拓扑（CIFB/CIFF/CIFF-B）、复 NTF 零点实现、仿真建模、动态范围缩放，并以完整设计实例展示三阶 CIFF CT-ΔΣ 的全流程。

---

内容结构

章节	主题	对应概念页
§8.1	CT-MOD1：一阶连续时间 ΔΣ 调制器	CT-ΔΣ调制基础与一阶CT-MOD1
§8.2	CT-MOD1 的 STF 与隐含反混叠	CT-ΔΣ调制基础与一阶CT-MOD1
§8.2.1	CT-MOD1 小结	CT-ΔΣ调制基础与一阶CT-MOD1
§8.3	二阶 CT-ΔΣ 调制（CT-MOD2）	高阶CT-ΔΣ调制与DAC脉冲形状效应
§8.3.1	DAC 脉冲形状的影响	高阶CT-ΔΣ调制与DAC脉冲形状效应
§8.4	高阶 CT-ΔΣ 调制器	高阶CT-ΔΣ调制与DAC脉冲形状效应
§8.4.1	DAC 脉冲形状的影响（矩方法）	高阶CT-ΔΣ调制与DAC脉冲形状效应
§8.5	环路滤波器拓扑	CT-ΔΣ环路滤波器拓扑与建模方法
§8.5.1	CIFB 族	CT-ΔΣ环路滤波器拓扑与建模方法
§8.5.2	CIFF 族	CT-ΔΣ环路滤波器拓扑与建模方法
§8.5.3	CIFF-B 族	CT-ΔΣ环路滤波器拓扑与建模方法
§8.6	复 NTF 零点 CT-ΔΣ 调制器	CT-ΔΣ环路滤波器拓扑与建模方法
§8.7	CT-ΔΣ 调制器的仿真建模	CT-ΔΣ环路滤波器拓扑与建模方法
§8.8	动态范围缩放	CT-ΔΣ环路滤波器拓扑与建模方法
§8.9	设计实例	CT-ΔΣ设计实例
§8.10	结论	—

---

核心公式汇总

§8.1 CT-MOD1

DAC 脉冲形状的一般模型：

$$v(t)=\sum v[n]p(t-nT)(8.1)$$

NRZ DAC：$p(t)=1,0\le t\le T$；RZ DAC：$p(t)=2,0\le t\le T/2$；Impulsive DAC：$p(t)=\delta (t)$

DAC 输出的频域表示：

$$V(f)=P(f)V(e^{j2\pi fT})(8.4)$$

§8.2 STF of CT-MOD1

CT-MOD1 的 STF：

$$\text{STF}(f)=\frac{1}{j2\pi f}\cdot (1-e^{-j2\pi f})=e^{-j\pi f}\text{sinc}(f)(8.11)$$

脉冲不变条件：$s_k=\ln (z_k)(8.12)$

§8.3 CT-MOD2

DT 环路滤波器 $L(z)$：

$$L(z)=\frac{1}{\text{NTF}(z)}-1=\frac{z}{(z-1{)}^2}(8.13)$$

CT-MOD2（CIFF）环路滤波器：

$$L_{CT}(s)=\frac{k_1}{s}+\frac{k_2}{s^2}(8.14)$$

NRZ DAC 下：$k_1=1.5,k_2=1$

CT-MOD2（CIFF）STF：

$$\text{STF}(f)=\left(\frac{1.5(j2\pi f)+1}{(j2\pi f{)}^2}\right)(1-e^{-j2\pi f}{)}^2=(1+1.5(j2\pi f))e^{-j2\pi f}{\text{sinc}}^2(f)(8.17)$$

CT-MOD2（CIFB）STF：

$$\text{STF}(f)=\frac{1}{(j2\pi f{)}^2}(1-e^{-j2\pi f}{)}^2=e^{-j2\pi f}{\text{sinc}}^2(f)(8.18)$$

§8.3.1 DAC 脉冲形状的影响

$1/s^2$ 路径的脉冲响应：

$$l_2(t)={\int }_0^{t}p(\tau )(t-\tau )d\tau (8.19)$$

采样后的值与脉冲的矩关系：

$$l_s(n)=n-{\mu }_1(8.22)$$

其中 ${\mu }_1={\int }_0^1\tau p(\tau )d\tau /{\int }_0^{1}p(\tau )d\tau$ 是脉冲的平均延迟。

§8.4 高阶 CT-ΔΣ

$N$ 阶 CT 环路滤波器的设计步骤：

1. 从 NTF 确定 $L_1(z)$
2. 找到 $l[n]$，$L_1(z)$ 的脉冲响应
3. 确定 $1/s^i$ 路径的脉冲响应样本 $x_i[n]$
4. 解超定方程组 $\sum k_i{x}_i[n]=l[n]$

高阶 STF：

$$\text{STF}(f)=L_0(j2\pi f)\cdot \text{NTF}(e^{j2\pi f})(8.24)$$

§8.4.1 矩方法

DAC 脉冲的第 $i$ 阶矩：

$${\mu }_i={\int }_0^1{\tau }^{i}p(\tau )d\tau (\text{归一化面积}{\mu }_0=1)$$

$1/s^N$ 路径的脉冲响应（$t>1$）：

$$x_N(t)=\frac{{\mu }_0}{(N-1)!}{t}^{N-1}-\frac{{\mu }_1}{(N-2)!}{t}^{N-2}+\cdots +(-1{)}^{N-1}{\mu }_{N-1}(8.28)$$

关键结论：$N$ 阶 NTF 完全由 DAC 脉冲的前 $N$ 个矩（${\mu }_0\cdots {\mu }_{N-1}$）决定，实际高阶 CT-ΔΣ 的 NTF 对脉冲形状细节高度不敏感。

§8.7 状态空间仿真建模

连续时间状态方程：

$$\dot{\mathbf{x}}(t)=A_c\mathbf{x}(t)+B_c\left[\begin{array}{c}u(t)\\ v(t)\end{array}\right](8.37)$$ $$\varphi (t)=C_c\mathbf{x}(t)+D_c\left[\begin{array}{c}u(t)\\ v(t)\end{array}\right](8.38)$$

离散化（NRZ DAC，$T=1$）：

$$\mathbf{x}[n+1]=e^{A_c}\mathbf{x}[n]+A_c^{-1}(e^{A_c}-I)B_c\left[\begin{array}{c}u[n]\\ v[n]\end{array}\right](8.39)$$ $$\varphi [n]=C_c\mathbf{x}[n]+D_c\left[\begin{array}{c}u[n]\\ v[n]\end{array}\right](8.40)$$

等效离散状态矩阵：

$$A_d=e^{A_c},B_d=A_c^{-1}(e^{A_c}-I)B_c,C_d=C_c,D_d=D_c(8.41)$$

§8.8 动态范围缩放

状态缩放变换：$\hat{\mathbf{x}}=T\mathbf{x}$，$T$ 为对角变换矩阵

缩放后的状态矩阵：

$$\hat{A}=TA{T}^{-1},\hat{B}=TB,\hat{C}=C{T}^{-1},\hat{D}=D(8.46)$$

---

关键洞察

#	洞察	重要性
1	脉冲不变变换是 CT-ΔΣ 设计的核心：通过令 CT 环路滤波器的脉冲响应在采样瞬间与 DT 原型的脉冲响应一致，将成熟的 DT-ΔΣ 设计理论直接迁移到 CT 域。$s_k=\ln (z_k)$ 的映射关系揭示了极点变换的本质	★★★★★
2	隐含反混叠是 CT-ΔΣ 的独特优势：STF 在 $f_s$ 整数倍处存在零点，使调制器天然抗拒混叠——无需前置抗混叠滤波器，这是所有其他 ADC 架构（包括 DT-ΔΣ）不具备的特性	★★★★★
3	CT-MOD1 的 NTF 仅依赖 DAC 脉冲的面积：只要 $\int p(t)dt=1$ 且脉冲持续时间 $\le T$，NTF 与脉冲形状完全无关。这是 CT-ΔΣ 对 DAC 脉冲鲁棒性的第一层次	★★★★
4	CT-MOD2 的 NTF 依赖 DAC 脉冲的「面积 + 延迟」：$1/s^2$ 路径的采样值仅取决于脉冲的两个矩 ${\mu }_0$ 和 ${\mu }_1$，这比 CT-MOD1 多一个自由度	★★★★
5	$N$ 阶 CT-ΔΣ 的 NTF 完全由脉冲的前 $N$ 个矩决定：Pavan 引入的矩方法（[4]）提供了系统化的脉冲形状影响分析框架。实际 OBG $\le 3$ 的高阶调制器，仅 ${\mu }_0$ 和 ${\mu }_1$ 足够，NTF 对脉冲细节高度不敏感	★★★★★
6	CIFB vs CIFF 的固有折衷：CIFB 提供更好的高频 STF 滚降（$1/f^3$），但第一个积分器输出包含大量输入分量，导致低单位增益频率和大电容；CIFF 需单 DAC，积分器摆幅小、单位增益频率高，但 STF 滚降仅为 $1/f$	★★★★
7	CIFF-B 兼顾两者优点：STF 滚降 $1/f^2$，快/精路径解耦，输入积分器摆幅小——是实践中广受青睐的折衷方案	★★★★
8	CT-ΔΣ 仿真通过离散化实现：利用 ${\mathbf{x}}_{n+1}=e^{A_c}{\mathbf{x}}_n+A_c^{-1}(e^{A_c}-I)B_c{\mathbf{u}}_n$ 将 CT 环路滤波器转化为等效 DT 系统，进而重用 DT-ΔΣ 工具箱	★★★★★
9	动态范围缩放需平衡噪声与摆幅：状态缩放时，过小的缩放因子放大热噪声，过大的缩放因子导致积分器饱和进而失稳。最优状态是各积分器输出在满摆幅下尽可能大	★★★★
10	CT-ΔΣ 设计实例展现完整方法论：从 NTF 综合 → DT 环路滤波器 → CT 系数求解 → 状态空间建模 → 仿真验证 → NTF 确认（PSD 比值技巧）→ 动态范围/频率缩放，一步到位	★★★★★

---

1. Candy, J. C. (1985). “A use of double integration in sigma delta modulation.” IEEE Trans. Commun., 33(3), 249–258.
2. Schreier, R. & Zhang, B. (1996). “Delta-sigma modulators employing continuous-time circuitry.” IEEE Trans. Circuits Syst. I, 43(4), 324–332.
3. Cherry, J. A. (1998). Theory, Practice, and Fundamental Performance Limits of High Speed Data Conversion Using Continuous-Time Delta-Sigma Modulators. Ph.D. dissertation, Carleton University.
4. Pavan, S. (2014). “Continuous-time delta-sigma modulator design using the method of moments.” IEEE Trans. Circuits Syst. I, 61(6), 1629–1637.
5. Norsworthy, S. R., Schreier, R., & Temes, G. (1997). Delta-Sigma Data Converters: Theory, Design, and Simulation. IEEE Press.

相关页面

• Pavan ΔΣ 数据转换器 Ch.1 深度解析
• Pavan ΔΣ 数据转换器 Ch.7 深度解析
• CT-ΔΣ调制
• CT-ΔΣ调制基础与一阶CT-MOD1
• 高阶CT-ΔΣ调制与DAC脉冲形状效应
• CT-ΔΣ环路滤波器拓扑与建模方法
• CT-ΔΣ设计实例
• Pavan ΔΣ 数据转换器 Ch.9 深度解析 — Ch.9 非理想性分析
• CT-ΔΣ过量延迟分析与补偿 — §9.1 ELD 分析与补偿
• CT-ΔΣ时间常数变化与时钟抖动 — §9.2-§9.3 RC 变化与时钟抖动
• CT-ΔΣ时钟抖动缓解与FIR反馈DAC — §9.4-§9.5 抖动缓解与 FIR DAC
• CT-ΔΣ比较器亚稳态分析 — §9.6 比较器亚稳态
• 运算放大器设计
• Pavan ΔΣ 数据转换器 Ch.10 深度解析 — Ch.10 CT-ΔΣ 电路设计实现
• CT-ΔΣ积分器实现与OTA架构 — §10.1-§10.4 积分器与 OTA
• CT-ΔΣ器件噪声分析与噪声预算分配 — §10.5 器件噪声
• CT-ΔΣ比较器与反馈DAC设计 — §10.6-§10.7 比较器与 DAC
• CT-ΔΣ系统化设计定心与闭环拟合 — §10.8 设计定心
• CT-ΔΣ环路滤波器非线性分析与辅助运放技术 — §10.9 非线性缓解
• 16-bit音频CT-ΔΣ调制器设计实例 — §10.10-§10.11 设计实例

Ch.9 — CT-ΔΣ调制器非理想性 (CT-ΔΣ Nonidealities)

章节主题：连续时间 ΔΣ 调制器的非理想性（Nonidealities in Continuous-Time Delta-Sigma Modulators） 覆盖范围：§9.1–§9.7，书页 259–298 核心思想：系统分析 CT-ΔΣ 调制器的四大非理想因素——过量延迟（ELD）、时间常数变化、时钟抖动、比较器亚稳态——的物理机制、数学建模及补偿/缓解方法。每种非理想性都从一阶示例逐步推广到高阶通用解决方案，并给出完整的设计公式和电路结构。

---

内容结构

章节	主题	对应概念页
§9.1	过量延迟（Excess Loop Delay）	CT-ΔΣ过量延迟分析与补偿
§9.1.1	CT-MOD1 的 ELD 效应	CT-ΔΣ过量延迟分析与补偿
§9.1.2	CT-MOD2 的 ELD 效应	CT-ΔΣ过量延迟分析与补偿
§9.1.3	高阶 CT-ΔΣ 的 ELD 补偿（任意 DAC 脉冲）	CT-ΔΣ过量延迟分析与补偿
§9.1.4	小结	CT-ΔΣ过量延迟分析与补偿
§9.2	环路滤波器的时间常数变化	CT-ΔΣ时间常数变化与时钟抖动
§9.3	ΔΣ 调制器中的时钟抖动	CT-ΔΣ时间常数变化与时钟抖动
§9.3.1	离散时间情况	CT-ΔΣ时间常数变化与时钟抖动
§9.3.2	CT-ΔΣ 调制器中的时钟抖动	CT-ΔΣ时间常数变化与时钟抖动
§9.3.3	单比特 CT-ΔΣ 调制器的时钟抖动	CT-ΔΣ时间常数变化与时钟抖动
§9.3.4	含 RZ DAC 的 CT-ΔΣ 调制器	CT-ΔΣ时间常数变化与时钟抖动
§9.3.5	实际时钟源与相位噪声	CT-ΔΣ时间常数变化与时钟抖动
§9.4	应对 CT-ΔΣ 调制器中的时钟抖动	CT-ΔΣ时钟抖动缓解与FIR反馈DAC
§9.5	使用 FIR 反馈缓解时钟抖动	CT-ΔΣ时钟抖动缓解与FIR反馈DAC
§9.6	比较器亚稳态	CT-ΔΣ比较器亚稳态分析
§9.7	结论	—

---

核心公式汇总

§9.1 过量延迟

CT-MOD1 含延迟的 NTF（NRZ DAC）：

$$\text{NTF}(z)=\frac{z-1}{1+t_d+(z-1)}\cdot \frac{1}{z-\frac{t_d}{1+t_d}}(9.1\text{ 推导})$$

系统阶数增至 2，$t_d=1$ 时极点落在单位圆上。

CT-MOD2 含延迟：NRZ DAC 下 $t_d>0.3$ 时不稳定。

高阶 ELD 补偿的 Taylor 级数方法：

$${\varphi }_3(t)={\varphi }_3(t-t_d+t_d)={\varphi }_3(t-t_d)+t_d{\varphi }_2(t-t_d)+\frac{t_d^2}{2}{\varphi }_1(t-t_d)(9.7)$$

补偿后系数（三阶 CIFF，$p(t-t_d)$ 在 $t<1$ 结束时）：

$${\hat{k}}_3=k_3,{\hat{k}}_2=k_2+k_3{t}_d,{\hat{k}}_1=k_1+k_2{t}_d+0.5k_3{t}_d^2,{\hat{k}}_0=0$$

NRZ DAC 需额外直接路径补偿（$p(t-t_d)$ 延伸至 $t>1$）：

$${\hat{k}}_0=\text{所需采样值之差}$$

§9.2 时间常数变化

RC 乘积变化：$L_1(s)\to L_1(s/k)$，$k<1$ 时 in-band 增益增加、NTF 带外增益增加、MSA 下降

§9.3 时钟抖动

DT 情况：$e_{jt}[n]=\frac{du}{dt}\Delta t[n]$，${\text{SNR}}_{\text{jitter}}=\frac{\text{OSR}}{4{\pi }^2(f_{\text{in}}{\sigma }_t{)}^2}$

CT NRZ DAC 抖动：

$$e_j[n]=(v[n]-v[n-1])\frac{\Delta t[n]}{T}$$

带内抖动噪声：

$$J=\frac{{\sigma }_t^2}{T^2}\cdot \frac{1}{\text{OSR}}\cdot \frac{1}{3}{\int }_0^{\pi }(1-e^{-j\omega })\text{NTF}(e^{j\omega }{)}^{2}d\omega (9.17)$$

单比特 CT-ΔΣ 的抖动噪声：$J=\frac{4p{\sigma }_t^2}{T^2\cdot \text{OSR}}$，$p\approx 0.8$

RZ DAC 抖动噪声（单比特）：$J=\frac{8{\sigma }_t^2}{T^2\cdot \text{OSR}}$，比 NRZ 差约 4 dB

相位噪声关系：$\Delta t[n]=\frac{\varphi (nT)}{2\pi f_s}\cdot T$

§9.5 FIR 反馈 DAC

系数修正（$M$ 抽头等权重 FIR 反馈）：

$${\tilde{k}}_3=k_3,{\tilde{k}}_2=k_2+\frac{M-1}{2}{k}_3,{\tilde{k}}_1=k_1+\frac{M-1}{2}{k}_2+\frac{(M-1)(M-2)}{12}{k}_3$$

抖动免疫提升：$20{\log }_{10}(M)$ dB

§9.6 比较器亚稳态

StrongARM 锁存再生时间：$t_{\text{delay}}=\tau \ln \left(\frac{V_{dd}}{2|\Delta V(0)|}\right)$，$\tau =C/g_m$

亚稳态建模：$e_m[n]=\frac{\Delta t(\varphi )}{T}(v[n]-v[n-1])$

带内 SNR：${\text{SNR}}_{\text{meta}}=10\log \left(\frac{A^2\cdot \text{OSR}\cdot T^2}{8p\overline{{\sigma }_t^2}}\right)$

---

关键洞察

#	洞察	重要性
1	过量延迟使 CT-ΔΣ 阶数增加 1：ELD 将调制器系统的有效阶数推高 1，导致极点向单位圆移动。CT-MOD1 在 $t_d=1$ 时临界稳定；CT-MOD2 在 $t_d>0.3$ 时不稳定。高阶调制器对 ELD 更敏感	★★★★★
2	ELD 补偿的方向路径物理本质是添加零点：直接路径相当于在环路增益中引入零点以改善相位裕度。Pavan 的 Taylor 级数方法避免了繁琐的 s↔z 变换，高阶补偿公式简洁可手算	★★★★★
3	DAC 脉冲形状影响 ELD 容忍度：RZ DAC 可容忍 $t_d<0.5$，Impulsive DAC 可容忍 $t_d<1$。若 $p(t-t_d)$ 在 $t<1$ 内结束，则无需直接路径（仅调系数即可）	★★★★
4	时间常数变化通过 Bode 灵敏度积分影响 NTF：RC 变小时带内环路增益增加→NTF 改善，但带外 NTF 增益增加→MSA 降低。±30% RC 变化可使调制器失稳，需 RC 调谐环	★★★★
5	CT-ΔΣ 的抖动敏感性来源是反馈 DAC，而非输入采样：与 DT-ΔΣ 不同，CT-ΔΣ 的抖动噪声来自 DAC 脉冲边沿抖动调制反馈波形，与 $(v[n]-v[n-1])$ 成正比，与输入导数无关	★★★★★
6	NRZ DAC 的抖动噪声表达式中包含 NTF 的高频增益：抖动噪声功率与 $\Vert 1-e^{-j\omega }\Vert \text{NTF}(e^{j\omega }){\Vert }^2$ 的积分成正比，因此带外 NTF 增益越大即噪声整形越积极→抖动噪声越大	★★★★★
7	单比特调制器对抖动极其敏感：单比特 $v[n]$ 的 transition 高度为满摆幅 2，p≈0.8 导致大量强抖动脉冲。多比特（如 16 级）可将抖动 SNR 提升约 28 dB	★★★★
8	RZ DAC 线性度优于 NRZ，但对抖动更敏感：RZ DAC 因每周期都有上升/下降沿，对 rise-fall 不对称性不敏感（本质线性），但两倍边沿数量使其抖动噪声比 NRZ 高约 4 dB	★★★★
9	FIR 反馈 DAC 是缓解时钟抖动最优雅的方案：通过半数字 FIR 滤波器将单比特输出变为 $M$ 抽头加权和，反馈波形步高降至 $2/M$，抖动噪声降低 $20{\log }_{10}(M)$ dB。同时 NTF 可通过系数调谐 + 补偿 FIR 路径精确恢复	★★★★★
10	比较器亚稳态的影响类似时钟抖动：信号相关的比较器延迟 $\Delta t(\varphi )$ 调制 DAC 脉冲宽度，引入带内噪声。使用半周期延迟时钟 DAC、多比特量化器、或 FIR 反馈 DAC 均可有效缓解	★★★★

---

1. Cherry, J. A. & Snelgrove, W. M. (1999). “Excess loop delay in continuous-time delta-sigma modulators.” IEEE Trans. Circuits Syst. II, 46(4), 376–389.
2. Pavan, S. (2008). “Excess loop delay compensation in continuous-time delta-sigma modulators.” IEEE Trans. Circuits Syst. II, 55(11), 1119–1123.
3. Pavan, S. (2014). “Continuous-time delta-sigma modulator design using the method of moments.” IEEE Trans. Circuits Syst. I, 61(6), 1629–1637.
4. Cherry, J. A. (1998). Theory, Practice, and Fundamental Performance Limits of High Speed Data Conversion Using Continuous-Time Delta-Sigma Modulators. Ph.D. dissertation, Carleton University.
5. Cherry, J. A. & Snelgrove, W. M. (1999). “Clock jitter and quantizer metastability in continuous-time delta-sigma modulators.” IEEE Trans. Circuits Syst. II, 46(6), 661–676.
6. Adams, R. & Nguyen, K. Q. (1998). “A 113-dB SNR oversampling DAC with segmented noise-shaped scrambling.” IEEE J. Solid-State Circuits, 33(12), 1871–1878.
7. Ortmanns, M., Gerfers, F., & Manoli, Y. (2005). “A continuous-time ΣΔ modulator with reduced sensitivity to clock jitter through SCR feedback.” IEEE Trans. Circuits Syst. I, 52(5), 875–884.
8. Pavan, S. (2011). “Alias rejection of continuous-time modulators with switched-capacitor feedback DACs.” IEEE Trans. Circuits Syst. I, 58(2), 233–243.
9. Pütter, B. M. (2004). “ΣΔ ADC with finite impulse response feedback DAC.” ISSCC Dig. Tech. Papers, 76–77.
10. Oliaei, O. (2003). “Sigma-Delta modulator with spectrally shaped feedback.” IEEE Trans. Circuits Syst. II, 50(9), 518–530.
11. Su, D. K. & Wooley, B. A. (1993). “A CMOS oversampling D/A converter with a current-mode semidigital reconstruction filter.” IEEE J. Solid-State Circuits, 28(12), 1224–1233.
12. Abidi, A. & Xu, H. (2014). “Understanding the regenerative comparator circuit.” Proc. IEEE CICC, 1–8.
13. Mitteregger, G. et al. (2006). “A 20 mW 640 MHz CMOS continuous-time ADC with 20 MHz signal bandwidth, 80 dB dynamic range and 12 bit ENOB.” IEEE J. Solid-State Circuits, 41(12), 2641–2649.

相关页面

• Pavan ΔΣ 数据转换器 Ch.8 深度解析 — Ch.8 的 CT-ΔΣ 设计基础
• Pavan ΔΣ 数据转换器 Ch.10 深度解析 — Ch.10 CT-ΔΣ 电路设计实现
• CT-ΔΣ积分器实现与OTA架构 — §10.1-§10.4 积分器与 OTA
• CT-ΔΣ器件噪声分析与噪声预算分配 — §10.5 器件噪声
• CT-ΔΣ比较器与反馈DAC设计 — §10.6-§10.7 比较器与 DAC
• CT-ΔΣ系统化设计定心与闭环拟合 — §10.8 设计定心
• CT-ΔΣ环路滤波器非线性分析与辅助运放技术 — §10.9 非线性缓解
• 16-bit音频CT-ΔΣ调制器设计实例 — §10.10-§10.11 设计实例
• CT-ΔΣ调制 — CT-ΔΣ 核心概念总览
• CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换与隐含反混叠
• 高阶CT-ΔΣ调制与DAC脉冲形状效应 — DAC 脉冲矩方法与高阶设计
• CT-ΔΣ环路滤波器拓扑与建模方法 — CIFB/CIFF 拓扑与状态空间
• CT-ΔΣ设计实例 — 三阶 CIFF 完整设计流程
• CT-ΔΣ过量延迟分析与补偿 — §9.1 ELD 分析与补偿
• CT-ΔΣ时间常数变化与时钟抖动 — §9.2-§9.3 RC 变化与时钟抖动
• CT-ΔΣ时钟抖动缓解与FIR反馈DAC — §9.4-§9.5 抖动缓解与 FIR DAC
• CT-ΔΣ比较器亚稳态分析 — §9.6 比较器亚稳态
• SCΔΣ调制器的开关比较器时钟与全系统调试 — StrongARM 比较器亚稳态（DT 上下文）
• ΔΣ调制器发展史

Ch.10 — CT-ΔΣ电路设计 (CT-ΔΣ Circuit Design)

章节主题：连续时间 ΔΣ 调制器的电路设计（Circuit Design for Continuous-Time Delta-Sigma Modulators） 覆盖范围：§10.1–§10.12，书页 301–361 核心思想：系统阐述 CT-ΔΣ 调制器中各电路模块（积分器/OTA/比较器/DAC）的设计方法、非理想效应及缓解技术。核心贯穿两条主线：一是从理想模块走向真实电路时 NTF 如何退化及其恢复方法（系统化设计定心/闭环拟合），二是弱非线性环路滤波器的建模分析及缓解（电流注入法/辅助运放）。以 16-bit 音频 CT-ΔΣ 完整设计实例收束全章。

---

内容结构

章节	主题	对应概念页
§10.1	积分器类型（Opamp-RC/OTA-RC/Gm-C）	CT-ΔΣ积分器实现与OTA架构
§10.1.1	单级 OTA-RC 积分器（有限 G、RHP 零点、零抵消电阻）	CT-ΔΣ积分器实现与OTA架构
§10.2	Miller 补偿 OTA-RC 积分器	CT-ΔΣ积分器实现与OTA架构
§10.3	前馈补偿 OTA-RC 积分器	CT-ΔΣ积分器实现与OTA架构
§10.4	前馈放大器稳定性（Barkhausen 悖论解析）	CT-ΔΣ积分器实现与OTA架构
§10.5	CT-ΔΣ 调制器中的器件噪声	CT-ΔΣ器件噪声分析与噪声预算分配
§10.5.1	热噪声 vs 量化噪声的预算分配	CT-ΔΣ器件噪声分析与噪声预算分配
§10.6	ADC 设计（Flash、Sense-Amplifier、StrongARM）	CT-ΔΣ比较器与反馈DAC设计
§10.7	反馈 DAC 设计	CT-ΔΣ比较器与反馈DAC设计
§10.7.1	电阻性 DAC	CT-ΔΣ比较器与反馈DAC设计
§10.7.2	RZ 和 RTO DAC	CT-ΔΣ比较器与反馈DAC设计
§10.7.3	电流舵 DAC	CT-ΔΣ比较器与反馈DAC设计
§10.7.4	开关电容 DAC	CT-ΔΣ比较器与反馈DAC设计
§10.8	系统化设计定心	CT-ΔΣ系统化设计定心与闭环拟合
§10.8.1	闭环拟合（Closed-Loop Fitting）	CT-ΔΣ系统化设计定心与闭环拟合
§10.9	环路滤波器非线性	CT-ΔΣ环路滤波器非线性分析与辅助运放技术
§10.9.1	改善环路滤波器线性度的电路技术	CT-ΔΣ环路滤波器非线性分析与辅助运放技术
§10.10	16-bit 音频 CT-ΔΣ 调制器设计实例	16-bit音频CT-ΔΣ调制器设计实例
§10.10.1	FIR DAC 抽头数选择	16-bit音频CT-ΔΣ调制器设计实例
§10.10.2	FIR DAC 状态空间建模与仿真	16-bit音频CT-ΔΣ调制器设计实例
§10.10.3	时间常数变化的影响	16-bit音频CT-ΔΣ调制器设计实例
§10.10.4	调制器架构	16-bit音频CT-ΔΣ调制器设计实例
§10.10.5	Opamp 设计	16-bit音频CT-ΔΣ调制器设计实例
§10.10.6	ADC 与 FIR DAC	16-bit音频CT-ΔΣ调制器设计实例
§10.10.7	抽取滤波器	16-bit音频CT-ΔΣ调制器设计实例
§10.11	测量结果	16-bit音频CT-ΔΣ调制器设计实例
§10.12	总结	—

---

核心公式汇总

§10.1-§10.3 积分器

Opamp-RC 理想积分器：

$$H(s)=\frac{V_o(s)}{V_i(s)}=\frac{1}{sCR}(10.1)$$

单级 OTA-RC 积分器（有限 $G_m$）：

$$\alpha =\frac{G_{m}R}{G_{m}R+1}(10.2)$$ $$\frac{V_o(s)}{V_i(s)}=\frac{\alpha }{sCR}\cdot \frac{1}{1+\frac{sC}{G_m}}\text{（含 RHP 零点）}(10.3)$$

Miller 补偿 OTA 等效跨导：

$$G_{m,\text{eff}}\approx G_{m1}\cdot \frac{C_C}{C_1}(10.5)$$ $$\frac{V_o(s)}{V_i(s)}=\frac{1}{sCR}\cdot \frac{1}{1+s/p_0}(10.7)$$

前馈补偿 OTA 传递函数（二阶）：

$$A(s)=\frac{G_1}{s{C}_1}+\frac{G_2{G}_3}{s^2{C}_1{C}_2}\text{（三阶通式见 10.8）}$$

§10.5 器件噪声

输入等效噪声 PSD（单级 OTA-RC 积分器）：

$$S_{\text{eq}}(f)=4kTR\left(1+\gamma G_{m}R\right)(10.10)$$

当 $G_{m}R\gg 1$ 时：$S_{\text{eq}}\approx 4kTR\cdot (1+\gamma )$

第二级积分器折合到输入的噪声：

$$S_{\text{eq}}(f)\approx 8kT{R}_1+\frac{4kT{R}_2}{|G_1{|}^2},|G_1|\approx \frac{1}{2\pi f{R}_1{C}_1}(10.13)$$

SNR 与噪声预算：

$$\text{SNR}=\frac{{\text{MSA}}^2/2}{N_{\text{th}}+N_{\text{q}}}(10.14)$$

经验法则：$N_{\text{q}}$ 应比 $N_{\text{th}}$ 低约 12 dB（即 $N_{\text{th}}\approx 75\%$ 总噪声）

§10.6 ADC

Sense-Amplifier 比较器采样电压：

$$\Delta V_x=\frac{C_{\text{ref}}}{C_{\text{ref}}+c_p}\left[({\varphi }_p-{\varphi }_m)-(V_{\text{refp}}-V_{\text{refm}})\right](10.15)$$

StrongARM 比较器参考减法：

$$(i_p-i_m)\propto ({\varphi }_p-{\varphi }_m)-(V_{\text{refp}}-V_{\text{refm}})(10.16)$$

§10.7 反馈 DAC

电阻性 DAC 电流噪声 PSD：$S_i(f)=8kT/R$

ISI 误差电流模型：

$$i_{\text{err}}(t)=I\cdot \frac{t_r[n]p_r(t-nT)+t_f[n]p_f(t-nT)}{2}(10.17)$$ $$=\frac{I}{2}\{v[n]-v[n-1]\}\{p_r(t-nT)-p_f(t-nT)\}\text{（非线性项）}$$

单端 ISI 误差电荷（归一化）：

$$\frac{\Delta Q}{IT}=\frac{\tau }{T}({\alpha }_r-{\alpha }_f)(10.18)$$

RZ DAC 噪声：$S_i(f)=2\times 8kT/R$（比 NRZ 高一倍）

电流舵 DAC 噪声：

$$S_i(f)=4kT\cdot \frac{2I}{V_{\text{ov}}}\cdot \kappa (\kappa \approx 1\text{–}2)(10.19)$$

电阻性 DAC 等效噪声：

$$S_i(f)=4kT\cdot \frac{I}{V_{\text{ref}}/2}(10.20)$$

电流舵 DAC 比电阻性 DAC 至少差 3 dB

SC DAC 平均电流：$\overline{i_{\text{dac}}}=f_s{C}_{\text{DAC}}\overline{v[n]}$

SC DAC 的 STF 零点退化（有限 $G_m$）：

$$\text{STF}(0)\approx 1-\frac{1}{G_{m}R},\text{STF}(j2\pi f_s)\approx \frac{1}{G_{m}R}(10.26,10.30)$$

§10.8 系统化设计定心

开环脉冲响应匹配方程：

$$[l_0[n]l_1[n]l_2[n]]\mathbf{K}=l[n],n=0\cdots N(10.31)$$

闭环拟合方程：

$$[h_0[n]h_1[n]h_2[n]]\mathbf{K}=\delta [n]-h[n](10.36)$$

其中 $h_i[n]=l_i[n]\ast h[n]$，$h[n]$ 为理想 NTF 的脉冲响应。

§10.9 环路滤波器非线性

弱非线性 OTA 模型：

$$i_o=G(v_i)=G_1{v}_i+G_3{v}_i^3\text{（未饱和时）}$$

非线性分离（$\alpha$ 缩放法）：

$$x(t)=\alpha x^{(1)}(t)+{\alpha }^3{x}^{(3)}(t)$$ $$\mathbf{C}{\dot{x}}^{(1)}+\mathbf{G}{x}^{(1)}={\mathbf{F}}_{1}u+{\mathbf{F}}_2{v}_{\text{dac}}+{\mathbf{F}}_{2}e(10.41)$$ $$\mathbf{C}{\dot{x}}^{(3)}+\mathbf{G}{x}^{(3)}={\mathbf{G}}_3(x^{(1)}{)}^3+{\mathbf{F}}_1\cdot 0+{\mathbf{F}}_2\cdot 0(10.42)$$

§10.10 设计实例

CIFF-B 环路滤波器（含 FIR DAC）：

$$L_1(s)=\frac{k_1}{s}+\frac{k_2}{s^2}+\frac{k_3}{s^3}(10.44)$$

FIR DAC 系数修正：

$${\hat{k}}_3=k_3,{\hat{k}}_2=k_2+\frac{N-1}{2}{k}_3(\text{§9.5})$$

FIR DAC 复合状态空间：

$$\left[\begin{array}{c}x[n+1]\\ x_{\text{fir}}[n+1]\end{array}\right]=\left[\begin{array}{cc}A& B_{23}{C}_{\text{fir}}\\ 0& A_{\text{fir}}\end{array}\right]\left[\begin{array}{c}x[n]\\ x_{\text{fir}}[n]\end{array}\right]+\left[\begin{array}{c}{B}_1+B_{23}{D}_{\text{fir}}\\ B_{\text{fir}}\end{array}\right]u[n](10.48)$$

---

关键洞察

#	洞察	重要性
1	OTA-RC 是 CT-ΔΣ 积分器的最佳选择：Opamp-RC 输出摆幅严重受限（400mV），Gm-C 线性度差且对寄生敏感。OTA-RC 通过负反馈实现线性虚拟地，输出摆幅可达 $V_{DD}-2V_{\text{od}}$，且对寄生不敏感	★★★★★
2	前馈补偿在 CT 域比 Miller 补偿更高效：Miller 补偿通过慢一级来稳环路，前馈补偿通过增加零点稳环路——前者增加大电容充电功耗，后者实现相同功耗下更高的 UGB。慢稳定瞬态在 CT 域不构成问题（波形连续重要，非采样	★★★★★
3	前馈放大器的 Barkhausen 悖论：$	LG(j\omega_1)
4	CT-ΔΣ 的 STF 零点是热噪声抗混叠的保护伞：虽然采样会在频域折叠，但 STF 在 $f_s$ 整数倍处有零点，因此 $f_s$ 附近的热噪声在采样前已被抑制。前提是环路滤波器时不变——SC DAC 时 STF 零点退化	★★★★★
5	热噪声应占噪声预算的 ~75%：降低量化噪声比降低热噪声”便宜”得多（改变 NTF/OSR 几乎不增加功耗），因此功率最优的分配是热噪声主导。经验法则：$N_q$ 比 $N_{th}$ 低约 12 dB	★★★★
6	电阻性 DAC 是噪声效率最优的选择：相同满量程电流下，电阻性 DAC 的电流噪声密度最小。电流舵 DAC 至少差 3 dB（需为三管过驱预留压摆空间）。电阻性 DAC 的代价是 OTA 虚拟地加载和 ISI 失真——后者可被差分共模抑制	★★★★★
7	SC DAC 的内在折衷：抖动免疫力 ↔ 反混叠退化：SC DAC 以电荷包传输反馈，对时钟抖动免疫；但高峰均比的指数脉冲严重考验 OTA 线性度，且有限 $G_m$ 时 $f_s$ 处的 STF 零点深度仅约 $1/G_{m}R$（~20 dB），严重削弱隐含反混叠	★★★★
8	开环脉冲响应拟合是病态的，闭环拟合是鲁棒的：真实 OTA 导致积分器频率响应退化，开环脉冲响应 $l_i[n]$ 对近单位圆极点扰动极其敏感，系数随 $N$ 剧烈变化。闭环拟合对 $l_i[n]$ 做 $h[n]$ 卷积后，极点扰动被 NTF 零点抵消（pole-zero cancellation），系数稳定	★★★★★
9	电流注入法优雅地分离了非线性效应：利用 $\alpha$ 缩放的幂次差异（线性 $\propto \alpha$，三次 $\propto {\alpha }^3$），将弱非线性调制器分解为两个线性系统的级联——CT-MOD1 决定 $(1)[n]$，非线性电流注入 CT-MOD1（输入置零、量化器旁路）决定 $(3)[n]$	★★★★★
10	单比特 + FIR DAC = 兼具单比特与多比特的优点：量化器简单（本征线性比较器、无失配问题），FIR DAC 的半数字实现免于非线性（失配仅改变 FIR 系数，不引入失真），反馈步高降 $1/M$ 同时缓解抖动敏感度和环路滤波器线性度要求	★★★★★

---

1. Mitteregger, G., et al. (2006). “A 20 mW 640 MHz CMOS continuous-time ADC with 20 MHz signal bandwidth, 80 dB dynamic range and 12 bit ENOB.” IEEE J. Solid-State Circuits, 41(12), 2641–2649.
2. Ortmanns, M., Gerfers, F., & Manoli, Y. (2005). “A continuous-time ΣΔ modulator with reduced sensitivity to clock jitter through SCR feedback.” IEEE Trans. Circuits Syst. I, 52(5), 875–884.
3. Pavan, S. (2011). “Alias rejection of continuous-time modulators with switched-capacitor feedback DACs.” IEEE Trans. Circuits Syst. I, 58(2), 233–243.
4. Pavan, S. (2014). “Systematic design centering of continuous-time oversampling converters.” IEEE Trans. Circuits Syst. I, 61(6), 1629–1637.
5. Pavan, S. (2020). “Efficient simulation of weak nonlinearities in continuous-time oversampling converters.” IEEE Trans. Circuits Syst. I, 67(12), 4837–4847.
6. Pavan, S. & Sankar, P. (2010). “Power reduction in continuous-time delta-sigma modulators using the assisted opamp technique.” IEEE J. Solid-State Circuits, 45(7), 1365–1374.
7. Pavan, S. et al. (2014). “A 280 μW 24 kHz BW 98.2 dB SNDR single-bit CT ΔΣ modulator using FIR feedback.” IEEE J. Solid-State Circuits, 49(9), 1983–1994.
8. Cherry, J. A. (1998). Theory, Practice, and Fundamental Performance Limits of High Speed Data Conversion Using Continuous-Time Delta-Sigma Modulators. Ph.D. dissertation, Carleton University.

相关页面

• Pavan ΔΣ 数据转换器 Ch.8 深度解析 — Ch.8 CT-ΔΣ 设计基础
• Pavan ΔΣ 数据转换器 Ch.9 深度解析 — Ch.9 CT-ΔΣ 非理想性分析
• CT-ΔΣ调制 — CT-ΔΣ 核心概念总览
• CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换与隐含反混叠
• 高阶CT-ΔΣ调制与DAC脉冲形状效应 — DAC 脉冲矩方法与高阶设计
• CT-ΔΣ环路滤波器拓扑与建模方法 — CIFB/CIFF 拓扑与状态空间
• CT-ΔΣ设计实例 — §8.9 三阶 CIFF 设计流程
• CT-ΔΣ过量延迟分析与补偿 — §9.1 ELD 分析
• CT-ΔΣ时间常数变化与时钟抖动 — §9.2-§9.3 时钟抖动
• CT-ΔΣ时钟抖动缓解与FIR反馈DAC — §9.4-§9.5 FIR DAC 原理
• CT-ΔΣ比较器亚稳态分析 — §9.6 比较器亚稳态
• CT-ΔΣ积分器实现与OTA架构
• CT-ΔΣ器件噪声分析与噪声预算分配
• CT-ΔΣ比较器与反馈DAC设计
• CT-ΔΣ系统化设计定心与闭环拟合
• CT-ΔΣ环路滤波器非线性分析与辅助运放技术
• 16-bit音频CT-ΔΣ调制器设计实例
• 运算放大器设计
• 频率补偿技术
• SCΔΣ调制器的高层设计与开关电容积分器

Ch.12 — 增量型ΔΣ转换器 (Incremental ΔΣ ADCs, IADC)

章节主题：增量型模数转换器（Incremental Analog-to-Digital Converters, IADC） 覆盖范围：§12.1–§12.6，书页 407–423 核心思想：将 ΔΣ 调制器按周期复位（periodic reset），使其从连续运行的噪声整形转换器转变为逐样本独立的 Nyquist 率转换器——单级 IADC 用级联积分器+数字后滤波器实现高分辨率（22-bit），多级 IADC 通过 MASH 思想或两步式操作以更少放大器实现更高阶数。数字滤波器可在热噪声和量化噪声之间联合优化。

---

内容结构

章节	主题	对应概念页
§12.1	IADC 动机与权衡（目标需求、与双斜率/ΔΣ对比）	IADC原理与动机
§12.2	单级 IADC 的分析与设计（三阶 CIFF 时域分析、z 域 NTF 分析、L 阶通用设计流程）	单级IADC时域分析与设计流程
§12.3	单级 IADC 数字滤波器设计（级联累加器/卷积实现、热噪声与量化噪声联合优化、Lagrange 方法、MATLAB 实现）	IADC数字滤波器优化与噪声联合优化
§12.4	多级 IADC 与扩展计数 ADC（MASH-IADC、扩展计数结构、两步式操作）	多级IADC与扩展计数ADC
§12.5.1	设计实例 1：22-bit 单比特三阶 IADC（开关电容实现、旋转电容 DEM、分形序列失调消除、改进型 Sinc 滤波器）	IADC设计实例22-bit单比特与两步式
§12.5.2	设计实例 2：两步式 IADC（N→2N-1 阶数扩展、最优时钟分配、65nm/10.7μW/99.8dB DR）	IADC设计实例22-bit单比特与两步式
§12.6	总结	—

---

核心公式汇总

§12.2 单级 IADC 时域分析

三阶积分器状态方程（低失真 CIFF 结构）：

$$x_3[M]=\frac{b{c}_1{c}_2}{2}\sum _{j=0}^{M-1}\sum _{i=0}^{j-1}\sum _{k=0}^{i-1}(u[k]-V_{\text{ref}}v[k])(12.1)$$

输入估算（u 恒定）：

$$\frac{\hat{u}}{V_{\text{ref}}}=G\sum _{k=0}^{M-1}\sum _{j=0}^{k-1}\sum _{i=0}^{j-1}v[k]=G\sum _{k=0}^{M-1}\frac{(M-k)(M-k+1)}{2}v[k](12.3)$$

缩放因子：

$$G=\frac{6}{M(M-1)(M-2)}\approx \frac{6}{M^3}(12.4)$$

LSB 电压：

$$V_{\text{LSB}}=\frac{G\Delta }{2}b{c}_1{c}_2{V}_{\text{ref}}(12.5)$$

NTF 分析（z 域）：

$$V(z)=\text{STF}(z)U+\text{NTF}(z)E(z)(12.6)$$

数字滤波器（$H(z)=1/\text{NTF}(z)$）：

$$W(z)=H(z)V(z)=\frac{\text{STF}(z)}{\text{NTF}(z)}U+E(z)(12.7)$$

L 阶 IADC 估计：

$$\hat{u}/V_{\text{ref}}=G\cdot [L\text{ 个累加器}]+\text{error},G=\frac{L!}{M(M+1)\cdots (M-L+1)}$$

§12.3 数字滤波器

L 阶 h[k] 脉冲响应：

$$L=1:h[k]=1$$ $$L=2:h[k]=k+1$$ $$L=3:h[k]=\frac{(k+1)(k+2)}{2}$$

热噪声输出功率：

$$P_{\text{th}}=\frac{kT\gamma }{C}{h}^{\mathsf{T}}{S}^{\mathsf{T}}Sh(12.10)$$

低失真 CIFF 时 $S=I$（单位矩阵），最小化需均匀权重 $h[k]=1/M$。

量化噪声输出功率：

$$P_{\text{q}}=\frac{{\Delta }^2}{12}{h}^{\mathsf{T}}{N}^{\mathsf{T}}Nh(12.13)$$

联合优化（Lagrange 法）：

$$h_{\text{opt}}=\frac{R^{-1}e}{e^{\mathsf{T}}{R}^{-1}e},R={\left[\frac{kT\gamma }{C}{S}^{\mathsf{T}}S+\frac{{\Delta }^2}{12}{N}^{\mathsf{T}}N\right]}^{-1}(12.14)$$

约束条件：$e^{\mathsf{T}}h=1$（dc 增益 = 1）

§12.4 多级 IADC

两步式阶数扩展：第二级积分器 $x_2[M_1]$ 包含量化误差 → 第二步用 $M_2$ 周期量化该残差 → 等效阶数 $2N-1$。

最优时钟分配：$M_1=2M/3,M_2=M/3$

§12.5 设计实例

改进型 Sinc 滤波器（22-bit 设计）：

$$H(z)=\frac{4(1-z^{-M})}{1-z^{-1}},M=512+\frac{512}{2}+\frac{512}{2^6}$$

分形序列（${\text{S}}_3$）：

$${\text{S}}_1=(+-),{\text{S}}_2=(+--+),{\text{S}}_L=[{\text{S}}_{L-1}{\overline{\text{S}}}_{L-1}]$$

Schreier FoM：

$$\text{FoM}=\text{DR}+10{\log }_{10}\left(\frac{\text{BW}}{P}\right)=99.8+10{\log }_{10}\left(\frac{250}{10.7\times 10^{-6}}\right)\approx 173.5\text{dB}$$

---

关键洞察

#	洞察	重要性
1	周期复位将 ΔΣ 变为 Nyquist 转换器：IADC 的核心操作是每 M 个时钟周期复位所有记忆元件（积分器电容 + 数字滤波器寄存器），使得每个输出样本独立于前一个转换周期——这是 ΔΣ ADC 唯一能实现逐样本独立操作的方式	★★★★★
2	IADC 精度 = $M^{L+0.5}$ 但功耗 = $M$：分辨率随 $M^{L+0.5}$ 增加，但转换时间仅线性增长——因此更高效的方法是增加阶数 L 而非过度增加 M。两步式 IADC 用更少放大器实现更高阶数	★★★★
3	低失真 CIFF 是 IADC 的天然搭档：前馈路径使输入信号几乎直接出现在量化器输入 → 量化噪声才是环路滤波器处理的唯一信号 → 积分器线性度要求大幅降低；同时 S 矩阵为单位矩阵，热噪声最优 = 均匀权重	★★★★★
4	数字滤波器是 IADC 的精髓：IADC 的数字滤波器不是简单的降采样滤波器，而是必须精心设计以实现热噪声和量化噪声的最优权衡。$h_{\text{opt}}$ 的三个阶段——初始跟踪量化噪声最优（晚采样低权重）、中间过渡、最终逼近均匀权重——揭示了联合优化的本质	★★★★★
5	22-bit 单比特设计印证了 IADC 的实用性：单比特量化器（免 DEM/校正）+ 旋转电容 DEM（2/3 输入衰减精确）、分形序列失调消除（三阶积分器输出不发散）、改进型 Sinc 滤波器（工频凹陷），在 22-bit 精度下验证了 IADC 理论的完备性	★★★★★
6	两步式是”放大器效率”的革命：用 $N$ 个放大器实现 $(2N-1)$ 阶的 SQNR——以时间复用换硬件效率。最优时钟分配 $M_1=2M/3,M_2=M/3$ 使量化噪声最小。65nm/10.7μW/99.8dB DR 的实测结果极具竞争力	★★★★★
7	IADC 正好填补了双斜率（慢）和 ΔΣ（渴求硬件）之间的空白：双斜率需要 $2^N$ 个周期，ΔΣ 需要复杂的后滤波器且难以多路复用。IADC 在 $M\approx 2^{N/L}$ 个周期内实现 $N$ 位精度，且可复用到无尽通道	★★★★

---

1. van de Plassche, R. J. (1978). “A sigma-delta modulator as an A/D converter.” IEEE Trans. Circuits Syst., 25(7), 510–514.
2. Robert, J. & Temes, G. C. (1988). “Incremental Analog-to-Digital Conversion.” IEEE Trans. Circuits Syst., 35(9), 1097–1104.
3. Robert, J. & Deval, P. (1988). “A second-order high-resolution incremental A/D converter with offset and charge injection compensation.” IEEE J. Solid-State Circuits, 23(3), 736–741.
4. Márkus, J. (1999). “Higher-order incremental delta-sigma analog-to-digital converters.” Ph.D. thesis, Budapest University.
5. Márkus, J. et al. (2004). “Theory and applications of incremental delta sigma converters.” IEEE Trans. Circuits Syst. I, 51(4), 678–690.
6. Quiquempoix, V. et al. (2006). “A low-power 22-bit incremental ADC.” IEEE J. Solid-State Circuits, 41(7), 1562–1571.
7. Caldwell, T. C. (2010). “Delta-sigma modulators with low oversampling ratios.” Ph.D. thesis, Univ. Toronto.
8. Steensgaard, J. et al. (2008). “Noise-power optimization of incremental data converters.” IEEE Trans. Circuits Syst. I, 55(5), 1289–1296.
9. Harjani, R. & Lee, T. A. (1998). “FRC: A method for extending the resolution of Nyquist-rate converters using oversampling.” IEEE Trans. Circuits Syst. II, 45(4), 482–494.
10. Rombouts, P. et al. (2001). “A 13.5-b 1.2-V micropower extended counting A/D converter.” IEEE J. Solid-State Circuits, 36(2), 176–183.
11. De Maeyer, J. et al. (2004). “A double-sampling extended-counting ADC.” IEEE J. Solid-State Circuits, 39, 411–418.
12. Agah, A. et al. (2010). “A high-resolution low-power incremental ADC with extended range for biosensor arrays.” IEEE J. Solid-State Circuits, 45, 1099–1110.
13. Yu, W. et al. (2010). “82 dB SNDR 20-channel incremental ADC with optimal decimation filter and digital correction.” IEEE CICC, 1–4.
14. Chen, C.-H. et al. (2012). “A 12-Bit, 7 μW/channel, 1 kHz/channel incremental ADC for biosensor interface circuits.” IEEE ISCAS.
15. Chen, C.-H. et al. (2015). “A micro-power two-step incremental analog-to-digital converter.” IEEE J. Solid-State Circuits, 50(8), 1796–1808.

相关页面

• Pavan ΔΣ 数据转换器 Ch.1 深度解析 — §1.8 IADC 引入
• 增量型ΔΣ转换器 — IADC 核心概念总览（Ch.1 概述）
• 一阶ΔΣ调制器 — IADC 噪声整形的数学基础
• 高阶ΔΣ调制器稳定性与MSA — 高阶噪声整形
• CIFB与CRFB反馈环路滤波器拓扑 — CIFF/CIFB 拓扑
• CIFF与CRFF前馈环路滤波器拓扑 — 低失真 CIFF 结构
• MASH级联ΔΣ调制器原理 — MASH IADC 的思想基础
• 多级ΔΣ调制器与Leslie-Singh结构 — 多级噪声取消
• ΔΣ调制器中的抽取与插值滤波 — 数字滤波
• ΔΣ调制器性能FoM — FoM 定义