Pelgrom《Analog-to-Digital Conversion》深度解析
Marcel J.M. Pelgrom 著 · Springer, 2010 (2nd Edition) · 约 428 页 · 12 章 · 习题
NXP Semiconductors / Eindhoven University of Technology | 混合信号 CMOS 设计领域经典教材
书籍定位
| 属性 | 内容 |
|---|
| 全称 | Analog-to-Digital Conversion (2nd Edition) |
| 作者 | Marcel Pelgrom |
| 出版 | Springer, 2010 |
| 章数 | 12 章 + 习题 + Index |
| 定位 | 数据转换器系统教材，从基本原理到电路实现、工艺技术、测试表征和系统级权衡 |
| 特色 | 强调物理洞察而非纯数学推导；大量具体电路拓扑与实际芯片案例；工艺缩放视角贯穿全书 |
| 先修知识 | CMOS 器件物理、模拟电路基础、基本信号与系统 |
核心主题一览
Ch.1 — 引言 (Introduction)
建立全书基调：数据转换器在混合信号系统中的桥梁作用，以及本书的渐进式展开结构。
§1.1 背景与动机
- A/D 和 D/A 转换器是现代电子系统的关键构建模块
- 本书以”基本原理 → 电路实现 → 工艺限制 → 系统优化”的层次递进
§1.2 本书结构
- Ch.2 基础：电压/电流/噪声/匹配
- Ch.3-4 采样理论 + T&H 电路
- Ch.5 量化原理
- Ch.6 参考电路
- Ch.7-8 DAC + ADC 架构
- Ch.9 ΣΔ 调制
- Ch.10 测试表征
- Ch.11 工艺技术
- Ch.12 系统集成与优化
§1.3 关键符号说明
- 全书采用统一符号体系：VLSB、fs（采样率）、fB（信号带宽）
- 转换器分辨率 N（bit）、量化步长 Δ=VLSB
Ch.2 — 电压、电流与参考 (Voltage, Current, and Reference)
与随后的采样（Ch.3）并无明确章节分离标记（在 text 中 Ch.2 起始于约 line 686，Ch.3 起始于约 line 6831），但结构与内容从属于基础电路模块。
§2.1 基本模拟电路模块
- 差分放大器结构和 Miller 补偿：Cc 跨接于第二级输入输出之间，实现极点分裂
- 折叠共源共栅 (Folded Cascode) 运放：高输出阻抗、宽输入/输出摆幅
- 输入级的 gm/ID 设计方法
§2.2 噪声
- 电阻热噪声：SV(f)=4kTR，SI(f)=4kT/R
- MOS 晶体管噪声：
- 热噪声：SV(f)=4kTγ/gm，γ≈2/3（长沟道）
- 闪烁 (1/f) 噪声：SV(f)=Kf/(WLCoxf)
- kT/C 噪声：采样电容上的热噪声为 Vrms=kT/C
- 噪声带宽：单极点系统的等效噪声带宽为 f−3dB×π/2
§2.3 匹配与失配
- Pelgrom 模型：σ(ΔP)=AP/WL
- 阈值电压失配：σ(ΔVT)=AVT/WL，AVT∝tox
- 电流因子失配：σ(Δβ)/β=Aβ/WL
- 全局梯度 + 局部随机起伏的叠加模型
- 共质心版图 (Common Centroid) 技术消除线性梯度
§2.4 基本参考源
- 自偏置电路：利用 β 倍乘产生与电源无关的偏置电流
- PTAT (Proportional To Absolute Temperature) 电流源
- 带隙基准的基本原理：Vref=VBE+M⋅VT
- VBE 具有负温度系数（约 −2 mV/°C）
- VT=kT/q 具有正温度系数（约 +0.085 mV/°C）
- 典型带隙输出约 1.23 V
Ch.3 — 采样 (Sampling)
从连续时间信号到离散时间信号的转换理论。§3.1 时频域采样，§3.2 时间离散滤波。
§3.1 时域和频域采样 (Sampling in Time and Frequency)
3.1.1 理想采样
- Dirac 函数 δ(t)：∫−∞∞δ(t)dt=1
- Dirac 脉冲序列：s(t)=∑n=−∞∞δ(t−nTs)
- 傅里叶级数表示：
傅里叶变换：
$$S(f) = \frac{1}{T_s} \sum_{k=-\infty}^{\infty} \delta(f - k f_s)
- 采样输出：xs(t)=x(t)⋅s(t)
- 频域表示（卷积定理）：
采样在频域产生输入频谱的无穷重复副本，间距 $f_s$
#### 3.1.2 混叠与 Nyquist 准则 (Aliasing)
- **Nyquist 准则**：$f_s \ge 2f_B$
- $f_s/2$ 称为 **Nyquist 频率**或折叠频率
- 如果输入信号带宽超过 $f_s/2$，频谱折叠导致不可逆的信息损失—混叠
- **抗混叠滤波器**：连续时间低通滤波器，通带 $0$-$f_B$，阻带 $(f_s - f_B)$ 以上
- 过渡带宽 $\propto (f_s - 2f_B)$
- 过采样（$f_s \gg 2f_B$）可大幅简化抗混叠滤波
#### 3.1.3 采样与调制的对比
- 采样是**线性过程**（频谱搬移），与调制类似
- 区别在于调制产生的是**载波的连续变化**，采样产生的是**离散时间点上的值**
#### 3.1.4 kT/C 噪声
- 采样过程中，采样开关的导通电阻与采样电容形成 RC 低通
- **kT/C 噪声**：采样电容上的热噪声：
$$V_{n,rms}^2 = \frac{kT}{C}
- 计算：vout2=∫0∞4kTRon⋅1+jωRonC12df=CkT
- 若信号摆幅为 Vpp，满量程 SNR 为：
- kT/C 噪声与电容值成反比，决定了低噪声设计的最小电容
#### 3.1.5 时钟抖动 (Clock Jitter)
- **采样时间不确定性** $\sigma_t$ 对信号的影响：
- 对正弦波 $V_{in} = A\sin(2\pi f_{in}t)$，采样误差为：
$$\Delta V \approx \frac{dV}{dt} \cdot \Delta t = 2\pi f_{in}A\cos(2\pi f_{in}t) \cdot \Delta t
- 对高频率/高分辨率转换器（>10bit, >100MHz）抖动是主要限制因素
### §3.2 时间离散滤波 (Time-discrete Filtering)
#### 3.2.1 FIR 滤波器
- **梳状滤波器 (Comb Filter)**：
$$H(z) = 1 - z^{-N}
- FIR 滤波器的线性相位特性：对称/反对称系数 — 群延迟恒定
- 半带滤波器 (Half-band Filter)：
- 通带和阻带关于 fs/4 对称
- 所有偶数索引系数为零（除 h[0]）
- 计算量比等效 FIR 减少约一半
3.2.2 降采样与 Noble 恒等式 (Down-sampling & Noble Identities)
- M 倍降采样器：每 M 个输入样本保留一个
- Noble 恒等式：先滤波后降采样 ⇔ 先降采样后滤波（滤波器需相应变换）
3.2.3 IIR 滤波器
- IIR 滤器使用极点实现高效率，但缺乏线性相位
- 在 ΣΔ 降采样滤波中，常使用 FIR 因线性相位要求
3.2.4 实现技术对比
- 开关电容 (SC)：精度依赖电容匹配（0.1%），速度受限于运放建立
- 半数字 (Semi-digital)：结合数字移位寄存器和模拟电阻加权
- 数字硬件：全数字实现，工艺缩放友好
Ch.4 — 采样保持电路 (Sample and Hold)
从连续时间信号生成离散时间采样值的实际电路实现。
§4.1 跟踪保持 (T&H) 与采样保持 (S&H)
- T&H：在跟踪模式下输出跟随输入，保持模式下冻结值
- S&H：采样瞬态捕捉输入值，并在保持周期内维持
- 零阶保持 (Zero-order Hold) 传递函数：
- 幅度响应：$|\text{sinc}(f/f_s)|$
- 在 $f_s/2$ 处约 $-3.9$ dB 衰减
- 零零点在 $f_s$ 整数倍处
### §4.2 非理想效应 (Artifacts)
- **Pedestal Step (台阶)**
- **Droop (泄漏)**：保持电容上的漏电导致电压衰减
- **Hold-mode Feed-through**：输入信号通过寄生电容耦合到保持节点
- **Aperture Jitter**：采样开关关断时刻的不确定性
### §4.3 电容与开关 (Capacitor and Switch)
#### 4.3.1 电容类型
- 扩散电容 / 栅极电容 / 互连电容 / MIM 电容 / 双多晶硅电容
- 每种类型具有不同的单位面积电容值、电压系数和寄生
#### 4.3.2 开关拓扑 (Switch Topologies)
- **NMOS 开关**：$R_{on} = 1/[\mu_n C_{ox}(W/L)(V_{GS} - V_T)]$
- 导通电阻随输入电压变化，产生非线性 → **HD2 失真**
- $\text{HD2} \approx \frac{V_{in}}{4(V_{GS} - V_T)}$
- **PMOS 开关**：类似 NMOS 但互补的电压范围
- **互补开关 (CMOS Switch / Transmission Gate)**：
- NMOS 和 PMOS 并联，导通电阻在 $V_{DD}/2$ 处最平坦
- 显著降低失真
- **沟道电荷注入 (Channel Charge Injection)**：
- $Q_{ch} = WLC_{ox}(V_{GS} - V_T)$
- 注入到采样电容造成 pedestal 误差
- $\Delta V = Q_{ch}/(2C_{hold})$（假设一半电荷注入保持电容）
- **虚拟开关 (Dummy Switch)**：半尺寸开关，时钟反相驱动，吸收注入电荷
- **T 开关**：串联 NMOS + 并联 NMOS 到地 → 关闭时提高隔离度
- **底板采样 (Bottom-plate Sampling)**：
- 主开关先打开（采样节点浮空），辅助开关后打开
- 使电荷注入与信号无关（注入到地）
#### 4.3.3 自举开关 (Bootstrap Switch)
- 保持 $V_{GS}$ 恒定，消除导通电阻的信号依赖性
- **Dickson 电荷泵** 式自举：
$$V_{GS} \approx V_{DD} + V_{in} - V_{in} = V_{DD}
- Abbo 电路：带 NMOS 辅助开关的电容耦合自举
- 自举开关可达到接近理论极限的线性度（THD < −100 dB）
4.3.4 缓冲器 (Buffer)
- 提供低输出阻抗驱动后续电路
- 增益精度和带宽要求取决于系统分辨率
§4.4 T&H 电路拓扑 (T&H Circuit Topologies)
4.4.1 基本拓扑
- 简单 T&H：SW + C + 输入/输出缓冲器
- 积分式 / 开关电容式 / 放大式
4.4.2 放大 T&H (Amplifying T&H)
#### 4.4.4 双极性示例 (Vorenkamp & Verdaasdonk)
- 高速双极性 T&H 架构示例
#### 4.4.5 噪声与失真权衡
- 增大保持电容降低 kT/C 噪声但增加功耗和建立时间
- 开关非线性、运放有限增益和带宽共同决定整体性能
---
## Ch.5 — 量化 (Quantization)
> 将连续幅度值映射到有限个离散电平的数学与工程分析。
### §5.1 线性度指标 (Linearity)
#### 5.1.1 INL (积分非线性)
- 实际传输曲线与理想直线的偏差
- **端点 INL**：基于传输曲线两端点连线
- **最佳拟合 INL**：最小化均方误差直线
- INL 通常单位：LSB
#### 5.1.2 THD (总谐波失真)
- 所有谐波分量功率之和与基波功率之比：$\text{THD} = \frac{\sum_{k=2}^\infty P_k}{P_1}$
#### 5.1.3 DNL (微分非线性)
- 相邻两个数字码的模拟量间距与理想 1 LSB 的偏差
- **单调性**：DNL > −1 LSB 保证单调性
- **缺失码**：DNL < −1 LSB 时出现
### §5.2 量化误差 (Quantization Error)
- **1-bit 量化**：均方误差精确计算 $= 6.31$ dB（Blachman 结果）
- **2-6 bit**：Blachman Bessel 函数精确计算，约 8-9 dB/bit
- **7+ bit**：三角误差模型，量化噪声功率 $P_Q = \Delta^2/12 = V_{LSB}^2/12$
- 均匀分布模型在 ≥7 bit 时足够精确；热噪声 vs 量化功率对比表（Table 5.1）
### §5.3 信噪比 (Signal-to-Noise Ratio)
- **满量程正弦波 SNR**：$\text{SNR} = 6.02N + 1.76$ dB
- **SINAD** / **SFDR** / **ENOB**：$\text{ENOB} = (\text{SINAD} - 1.76)/6.02$
- **μ-law 非均匀量化** | **Dither (抖动)**：注入噪声随机化量化误差
- **DNL 对 SNR 影响**：$\text{SNR}_{DNL} \approx 6.02N + 1.76 - 20\log(1 + \text{DNL}_{max})$
---
## Ch.6 — 参考电路 (Reference Circuits)
### §6.1 通用要求
- 稳定性、低漂移、高 PSRR、可重复性、低输出阻抗
### §6.2 带隙基准 (Bandgap)
#### 6.2.1 pn 结方程
- $I_D = I_S(e^{qV_{BE}/kT} - 1)$ | $V_{BE}$ 温度系数约 $-2$ mV/°C
#### 6.2.2 PTAT
- $\Delta V_{BE} = \frac{kT}{q}\ln\left(\frac{I_{C1}}{I_{C2}}\cdot\frac{A_{E2}}{A_{E1}}\right)$，$+0.085$ mV/°C @ 1:8
#### 6.2.3 带隙输出
- $V_{ref} = V_{BE} + M\cdot V_T\ln(N) \approx 1.23$-$1.28$ V（Widlar/Kuijk）
- **Widlar 带隙**：电阻比例设 PTAT 电流 | **Kuijk 带隙**：运放强制节点电压相等
#### 6.2.4 CMOS 实现
- 寄生垂直 PNP、闩锁预防（guard ring）、输入失调计算表（Table 6.2）
#### 6.2.5 低电压带隙
- **Banba 结构**：电流模式，PTAT + CTAT 电流域求和，支持 <1.2 V 供电
- 0.8 V 操作示例（Fig.6.9）
### §6.3 其他参考源
- 堆叠 PTAT、阈值电压参考（Eq.6.6）、阈值差法（Fig.6.12）、EEPROM 修调
---
## Ch.7 — 数模转换 (Digital-to-Analog Conversion)
### §7.1 编码方式
- **一元编码**：$2^N-1$ 个相同权重单位元素，最大 INL 由 $\sqrt{2^N}\cdot\sigma_{unit}$ 决定
- **二进制编码**：每比特权重 $2^i$，最大 INL 可能出现在 MSB 转换处
- **分段架构**：MSB 一元 + LSB 二进制，折中复杂度与精度
- **数字码**：原码/补码/符号-幅度/Gray（Table 7.1）
- **物理域**：电压/电流/电荷/时间（Table 7.2）
### §7.2 DAC 实现方案
#### 7.2.1 电压域
- **电阻梯形**：$2^N$ 个等值电阻串联，热效应（扩散方程 Eq.7.5）
- **R-2R 梯形**：仅 R/2R 两种值，每级 -6 dB 衰减（Fig.7.10-7.11）
#### 7.2.2 电流域 (Current Steering)
- 电流源阵列 + 开关路由到输出
- HD2：$\text{HD2} \approx$ 输出阻抗失配效应（Eq.7.11-7.14）
- Glitch 能量、共质心/Q² 随机化版图（Fig.7.15）
- **半数字 FIR 滤波器**（Eq.7.15）：$y[n] = \sum a_k x[n-k]$
#### 7.2.3 电荷域 (Charge Domain)
- **二进制电容阵列**：$C_i = 2^{i-1}C_{unit}$
- **桥接电容**：$C_{bridge} = \frac{2^M-1}{2^M}C_{unit}$（Eq.7.16-7.17）
- **电荷再分配**：$V_{out} = \frac{\sum D_i C_i}{C_{total}}V_{ref}$（Eq.7.18-7.21）
- 电容版图：共质心、虚拟电容（Fig.7.23）
#### 7.2.4 时域 (Time Domain)
- PWM/PDM、Jitter 对比（Eq.7.22-7.23）
- Class-D 放大器（Fig.7.27）
### §7.3 精度与产率
- 电阻串方差 $\sigma(R) = A_R/\sqrt{WL}$ | 电流源方差 $\sigma(I)/I$ 综合 $\sigma(V_T)$ 和 $\sigma(\beta)$
- INL 产率：保证 INL $\le 0.5$ LSB 需 $2^N$ 个匹配元件满足 $\sigma_{INL} \le 0.5/\sqrt{2^N}$
- 一元架构产率高于二进制架构
### §7.4 性能提升方法
- **校准**：前台（上电测量）/ 后台（工作时周期性校正）（Fig.7.32-7.33）
- **斩波 (Chopping)** | **DEM (Dynamic Element Matching)**（Eq.7.34, Fig.7.34-7.35）
- **DWA (Data Weighted Averaging)**：指针旋转选择，NTF$_{DWA} = 1-z^{-1}$（Eq.7.35-7.40）
### §7.5 实现示例
- **视频 DAC 双梯形**：10-bit @ 50+ Ms/s，折叠共源共栅缓冲器（Fig.7.39-7.41）
- **电流域 DAC**：单位电流源 + 开关驱动器（Fig.7.43, Table 7.3）
- **算法电荷型 DAC**（Eq.7.41-7.44）：逐次逼近电荷传递
---
## Ch.8 — 模数转换 (Analog-to-Digital Conversion)
### §8.1 比较器 (Comparator)
#### 8.1.1 四大 ADC 分类
- Flash（全闪速）/ 顺序搜索（SAR）/ 线性逼近（计数、跟踪）/ 过采样（ΣΔ）
#### 8.1.2 比较器拓扑
- 限幅放大器、迟滞比较器（施密特）、锁存器正反馈再生
- 再生时间常数 $\tau_{latch} = C/g_m$，指数建立 $V_{out}(t) = V_0 e^{(g_m/C)t}$
#### 8.1.3 精度与失配
- 输入对管 $V_T$ 失配：$\sigma(V_{os}) \approx A_{VT}/\sqrt{WL}$（Eq.8.6）
#### 8.1.4 热噪声与亚稳态
- 热噪声 $\overline{v_n^2} = kT/C$（Eq.8.7）
- **BER**（误码率）：$\text{BER} \propto e^{-T_{decision}/\tau_{latch}}$（Eq.8.8）
#### 8.1.5 回踢 (Kick-back)
- 锁存器时钟馈通通过 $C_{gd}$ 反冲回输入（Eq.8.10-8.12）
- HD2 估计与信号频率相关
#### 8.1.6 自稳零 (Auto-zero)
- 存储失调并在信号路径中减去：$V_{os,residual} = V_{os}/(A_{az}+1)$（Eq.8.9）
### §8.2 全闪速 (Full-flash)
- $2^N$ 个电阻 + $2^N-1$ 个比较器，时间常数 $\tau = R_{ladder}C_{ladder}$（Eq.8.14-8.15）
- 每 +1 bit 面积 $\times 8$：$\sigma(V_{os}) \propto 1/\sqrt{WL} \Rightarrow WL \propto 2^{2\Delta N}$（Eq.8.21）
- **译码器**：温度计码 → 二进制，线或/Gray 码，气泡校正
- **平均化与插值**：$\alpha = R_c/R_t$（Eq.8.22-8.24），减少比较器数量
- **折叠转换器**：F=8 折叠因子
### §8.3 子区转换 (Sub-ranging)
- 粗-细两级 + 过范围 + 猴开关 | 三阶子区（Fig.8.42, ENOB 11.3-11.8 @ 14bit）
### §8.4 Pipeline ADC
- 各级增益 $G$（Eq.8.25-8.26）| 误差源：增益/偏移（Eq.8.27-8.30）
- **数字校准**（Eq.8.31, Fig.8.47-8.48）
### §8.5 1.5-bit Pipeline
- 每级 1.5-bit 冗余（Eq.8.32-8.33）
- 噪声/电容/增益/摆率设计（Eq.8.34）
- 运放共享（Fig.8.55）、开环技术（Fig.8.56）、可调功率（Fig.8.57）
### §8.6 SAR ADC
- 二进制搜索算法（Fig.8.58）| **电荷再分配** SAR（Eq.8.36-8.38, Fig.8.60-8.61）
- **非二进制搜索**：冗余容错（Fig.8.62）
- **算法/循环 ADC**（Eq.8.39-8.40, RSD Eq.8.41, Fig.8.63-8.67）
### §8.7 线性逼近
- 计数型、跟踪型、双斜率（Eq.8.41）
### §8.8 时间交织 (Time-interleaving)
- M 通道并行，4 类误差：DC偏移/静态时间/增益/S&H时间 - 信号依赖（Eq.8.42-8.47, Fig.8.71-8.72）
### §8.9 实现示例
- 自稳零比较器：三级（采样/放大/锁存），剩余失调 $\approx 0.4$ mV（Fig.8.73）
- Full-flash / SAR / 多步对比表（Table 8.2）
### §8.10 其他 ADC
- **电平交叉 ADC** (Level-crossing) | **异步 SAR** | **VCO 时域 ADC**
- **TDC** (Time-to-Digital)：计数型、星饥脉冲型
- **Vernier/Nonius 游标延迟线** | **浮点 ADC**
---
## Ch.9 — ΣΔ 调制 (Sigma-delta Modulation)
### §9.1 过采样 (Oversampling)
- **过采样率** (OSR)：$\text{OSR} = f_s/(2f_B)$
- 量化噪声功率降低：
- 带内噪声功率 $P_{Q,in-band} = \frac{V_{LSB}^2}{12} \cdot \frac{1}{\text{OSR}}$
- SNR 增益：$\Delta\text{SNR} = 10\log(\text{OSR})$ dB
- **DAC 过采样**：数字插值上采样（Fig.9.2-9.4, Table 9.1）
### §9.2 噪声整形 (Noise Shaping)
#### 9.2.1 一阶噪声整形
- 误差反馈结构（Fig.9.5）
- NTF$= 1 - z^{-1}$，一阶高通滤波
- 带内噪声功率：$P_{Q,in-band} \approx \frac{V_{LSB}^2}{12} \cdot \frac{\pi^2}{3} \cdot \frac{1}{\text{OSR}^3}$
- SNR 增益：$\Delta\text{SNR} = 30\log(\text{OSR}) - 5.17$ dB
#### 9.2.2 高阶噪声整形
- $n$ 阶：$\text{NTF}(z) = (1 - z^{-1})^n$
- 带内噪声功率：$P_{Q,in-band} \approx \frac{V_{LSB}^2}{12} \cdot \frac{\pi^{2n}}{2n+1} \cdot \left(\frac{2f_B}{f_s}\right)^{2n+1}$
- SNR 增益：$(2n+1)\times 6$ dB/倍频（OSR 加倍）
- 数字截断示例（Fig.9.8）
### §9.3 ΣΔ 调制器结构
- 基本反馈环路（Fig.9.10）：积分器 + 量化器 + DAC
- **单比特表示**：1-bit 量化器 + 1-bit DAC（Fig.9.11）
- **线性模型**（Eq.9.23-9.24）：量化器增益 $c$，噪声注入 $N_Q$
- STF/NTF 分离（Eq.9.25-9.26）：
$$\text{STF}(\omega) = \frac{cG(\omega)}{1 + cG(\omega)}, \quad \text{NTF}(\omega) = \frac{1}{1 + cG(\omega)}
- 过载 αOL（2-4 dB），稳定性条件（Eq.9.21-9.22）
- 单比特正弦波 >50% 无用功率（功率比 Eq.9.23）
9.3.1 ΣΔ DAC
- 数字域实现环路滤波 + 量化，上采样 → 噪声整形 → 位流输出
- 被动滤波即可获得高质量模拟信号（高 OSR 时）
- 音频带宽可达 16-18 bit 水平（jitter 8 ps rms @ 20 kHz, 20-bit）
§9.4 时间离散 ΣΔ 调制
9.4.1 一阶调制器
- 积分器 G(z)=z−1/(1−z−1)，STF ≈z−1，NTF ≈1−z−1（Eq.9.27-9.28）
- 带内噪声：PQ≈12VLSB2⋅3OSR3π2（Eq.9.29）
- 空闲音 (Idle Tones)：一阶调制器的主要缺陷，低输入 DC 时产生关联频率分量
- 音频可听到低至 -100 dBFS 的空闲音（“口哨声”）
9.4.2 二阶调制器
- 条件稳定：两个积分器（2×90∘）+ 负反馈（180∘）+ 额外延迟 → 可能 360∘
- 前馈 (Feed-forward) / 反馈 (Feedback) 拓扑（Fig.9.20）
- NTF ∝(1−z−1)2（Eq.9.30）
- 带内噪声：PQ≈12VLSB2⋅5OSR5π4（Eq.9.31）
- 输出频谱：40 dB/dec 斜率，远少于空闲音
- 开关电容实现（Fig.9.23）
- Lee’s Rule：∣NTF(f)∣<1.6 保证稳定性
- 三阶及以上：需插入零点保证稳定振荡
9.4.3 级联 ΣΔ 调制器 (Cascaded/MASH)
- 多级低阶调制器级联，无高阶环路稳定性问题（Fig.9.24）
- 第一级量化噪声 NQ1 被第二级提取并数字消除（Eq.9.32-9.33）
- 2-1 级联：二阶 + 一阶，等效三阶噪声整形
- 关键限制：模拟滤波器 G1(z) 与数字滤波器 H2(z) 的匹配
- 1% 失配时，一阶噪声在 -40 dB 处重新出现
- SC 实现匹配较好；CT 需要校准机制
§9.5 时间连续 ΣΔ 调制 (CT-ΣΔ)
9.5.1 一阶调制器
- 采样在滤波器之后进行（Fig.9.25），由量化器采样
- 相位不确定性 (Phase Uncertainty)：从滤波器输出到采样时钟边沿的等待时间
- 一阶中理想为半个采样周期的 1/4（积分器 90° 延迟）
- s 域 STF/NTF（Eq.9.34）：STF(s)=cG/(1+cG)，NTF(s)=1/(1+cG)
- 二阶 CT-ΣΔ：增加一级积分，更高的噪声抑制
9.5.2 高阶 CT-ΣΔ
- 四阶前馈 ΣΔ（Fig.9.32）：4 个积分器级联，系数求和后进量化器
- 优美降级 (Graceful Degradation)：削波器 (Clipper) 防止积分器饱和
- 量化器增益确定（Eq.9.35）：功率比较法 (cd)2=∫vout2dt/∫vin2dt
- 滤波器设计：低频高阶 → 接近 0 dB 增益时变回一阶（90∘ 相位）
- 相位裕度：反相 180° + 滤波器 >90° + 相位不确定性
- 延迟：ΣΔ 转换器延迟由模拟环路滤波器（首极点主导）+ 降采样滤波器（多时钟周期 FIR）构成
9.5.3 CT vs DT ΣΔ 对比
- SC-DT（开关电容）：极点由电容比确定（0.1% 精度），自然适合级联
- CT（gm-C）：形状良好但绝对位置 ±10% 变化，需要校准
- CT 优势：抗混叠滤波（采样前滤波）、避免开关电荷注入、降低运放功耗
- CT 劣势：滤波器容差需 guard band、DAC 脉冲抖动敏感（Fig.9.30-9.31）
- NRZ 脉冲：两连续”1”的电荷少于两个单独”1”（历史效应）
- Return-to-Zero (RZ)：每脉冲归零，解决历史效应但幅度损失 6 dB
- 输入求和结 (Summing Node) 是 CT 设计中最具挑战的部分（大电压摆幅、失真、噪声）
§9.6 多比特 ΣΔ 转换
- 多比特量化器优势（Table 9.2）：
- 更低的环路噪声 → 更易线性处理
- 每 +1 bit SNR 提升约 6 dB（1→2 bit 约 7 dB）
- 减少反馈脉冲幅度 → 降低对求和结和后续滤波器的要求
- 降低抖动/时序不对称灵敏度
- 降低第一级积分器残差摆幅 → 可提高积分器增益、降低失真
- 量化器增益更确定 → 稳定性更好（减少增益裕度）
- 过载改善（Eq.9.36）：αo,nq=(n−2+2αo,2)/n
- 关键挑战：反馈 DAC 线性度必须匹配整体规格（16-bit ΣΔ 需 16-bit DAC）
- 解决方案：DWA（数据加权平均）+ 额外随机化消除 DWA 音调
9.7.1 复 ΣΔ 调制 (Complex ΣΔ)
- 用于 I/Q 信号转换（Fig.9.41）
- 两个相同 ΣΔ 调制器 + 相互耦合，定义单边 NTF
9.7.2 异步 ΣΔ 调制 (Asynchronous ΣΔ)
- 替换时钟化量化器为连续比较器（或迟滞比较器）（Fig.9.42）
- 无量化时钟 → 无量化噪声产生
- 环路作为多谐振荡器自激振荡，频率由环路滤波器和迟滞幅度决定
- 类似于 PDM（脉冲密度调制）
- 输入信号直接送到量化器前（Fig.9.43）
- Y(z)=X(z)+NQ(z)/(G(z)+1)（Eq.9.37）
- 求和节点仅处理量化误差（而非全信号），降低失真
- 代价：第二个求和节点
9.7.4 带通 ΣΔ 转换器 (Band-pass ΣΔ)
- 用于 IF 频率窄带信号转换（Fig.9.44）
- NTF 在 IF 频率处有零点
- IF 频率示例：AM 450-500 kHz、FM 10.7 MHz、TV 33-38 MHz
- 六阶带通 ΣΔ @ 10.7 MHz IF, BW=200 kHz, ENOB=10.2, P=60 mW（Engelen）
- 低 IF / 零 IF 结构下混频 + ΣΔ 首级合并为优选方案
9.7.5 嵌入噪声整形器的 ΣΔ 环路
- 在 ΣΔ 环路内嵌入第二个噪声整形器（Fig.9.45）
- 传递函数：Y(z)≈X(z)+(1−H)/G⋅N(z)（Eq.9.38）
- 组合高低阶优势
9.7.6 增量 ΣΔ 转换器 (Incremental ΣΔ)
- 用于周期性可用信号（如传感器输出）
- 每个转换周期后复位积分器（Fig.9.46）
- 一阶增量 ΣΔ：n1∑i=0n−1y(i)≈xin（Eq.9.39-9.40）
- 二阶增量 ΣΔ：n(n−1)2∑m=0n−1∑i=0m−1y(i)≈xin（Eq.9.41）
- 精度随 2log(n2) 改善，n=300−600 可获 16-bit
- 快于双斜率 ADC，无严格元件精度要求
Ch.10 — 表征与规格 (Characterization and Specification)
§10.1 测试硬件 (Test Hardware)
- 测试参数总览表（Table 10.1）：N, f_s, BW, INL, DNL, THD, IM, SFDR, SINAD, SNR, ENOB, DR, Jitter, P, T, VDD
- 子采样测试（Fig.10.1）：第一级高速 T&H + 第二级整数分频慢速采样 → 降频测量
- 测试板 (PCB) 设计要点：
- 模拟/数字电源分离，单节点连接
- 充分去耦（μF 电解 + 高频陶瓷/金属电容）
- 高频走线作为传输线设计，特性阻抗控制
- 所有信号近端终端匹配
- 缓冲器就近隔离数字侧
- 极端情况使用光纤电气隔离
- DAC 测试设置（Fig.10.4）：数据存储 → 循环读入 DAC → 被动滤除基波 → 频谱分析
§10.2 测量方法
10.2.1 INL 和 DNL
- 锯齿波法：慢速 DC 参数测量，需 10×2N 样本达 0.1 LSB 精度
- 正弦波直方图法（Eq.10.1-10.3）：
- 正弦波概率密度：hits(y)∝1/(πy−y2)
- 中间 bin 概率：hitsmid/total=1/(π2N/2)
- 0.1 LSB 精度需 10×π2N/2 样本
- 直方图法不能检测非单调性，需额外锯齿波测试
10.2.2 谐波测量 (Harmonic Behavior)
- FFT 频谱分析（Fig.10.8）
- 频率泄漏：非整数周期采样导致边瓣假象（Fig.10.9）
- 采样率 = 信号整数倍：仅测量有限电平子集（Fig.10.10）
- 相干测试条件（Eq.10.4）：
- $M_{signal}$ 和 $M_s$ 互质（最大公约数为 1）
- 总测量时间 $T_{meas}$ 与 FFT 频率分辨率 $\Delta f = 1/T_{meas}$ 成反比
- 噪声基底与样本数的关系：10 倍样本 → 10 dB 噪声基底下降（Fig.10.11）
### §10.3 自测试 (Self Testing)
- 复杂系统中（传感器、钻井头、地震阵列）必要
- **环回测试**（收发系统）：发射链路 DAC 输入测试序列 → 接收链路 ADC 分析
- 注意事项：独立性（不使用同参考源）、性价比（vs 修复/冗余）
---
## Ch.11 — 工艺技术 (Technology)
### §11.1 技术路线图 (ITRS Roadmap)
- ITRS 关键参数（Table 11.1, 1995-2013）：
- 节点：350 nm → 32 nm | VDD：3.3 V → 1.0 V | $t_{ox}$：7.0 → 1.3 nm
- $f_T$：20 → 400 GHz | $g_m/g_{ds}$：200 → 30 | 1/f 噪声：500 → 70 $\mu V^2 \mu m^2/Hz$
- $A_{VT}$：7 → 5 mV$\mu$m
#### 11.1.1 电源与信号摆幅
- 信号摆幅 = 0.9VDD - V_T - 0.2 V 偏置
- 已接近极限 → **差分信号**成为混合信号芯片最合适的信号表达方式
- 信号摆幅从 2 V 降至 0.3-0.5 Vpp
#### 11.1.2 特征尺寸
- 数字功耗（Eq.11.1）：$P = N_i f(C_{load} + C_{gate})V_{DD}^2 + P_{sc} + P_{leak}$
- $f_T = g_m/2\pi C$ 随特征尺寸减小而增加（Fig.11.2）
- ADC 设计通常使用 $V_{GT} = 0.2-0.4$ V（非 RF 设计的高 $V_G$）
#### 11.1.3 工艺选项 (Process Options)
- **四类选项**（从无额外掩膜到重大工艺调整）：
1. 无额外掩膜：匹配/噪声特性化
2. 无额外掩膜+微调：多阈值、垂直 PNP、MOS 电容
3. 额外掩膜：LDD 抑制、MIM 电容
4. 额外掩膜+大调整：双多晶硅电容（比堆叠线电容低一个数量级寄生）
### §11.2 可变性概览 (Variability)
- 三维分类：时间（静态/秒/微秒/皮秒）、空间（全局→局部）、确定性 vs 随机
- 时间依赖表（Table 11.3）：静态→修调/校准, 秒→补偿, 微秒→拉伸裕度
- 空间尺度表（Table 11.4）：IC → 子电路 → 晶体管 → 原子
- 工艺容差导致最小尺寸晶体管宽度需放大至 7.1×（Table 11.2）
### §11.3 确定性失调 (Deterministic Offsets)
#### 11.3.1 电气差异
- 匹配结构需相同材料、相同尺寸、相同电位
- 2:1 比例用 3 个相同单元实现（非缩放）
- **星形连接**避免源极引线压降
#### 11.3.2 光刻引起的失调
- 晶圆级频率变化（Fig.11.4）：中心 20% 更高频率 → 热不均匀退火
- 步进重复图案：16 × 7 器件
- **填充图案 (Tiling)**：自动插入可能影响电容比
#### 11.3.3 邻近效应 (Proximity Effects)
- 开口场中的线变窄，大临近结构使线加宽（Fig.11.5）
- **OPC（光学邻近校正）** 预失真掩膜
- **沟道效应 (Channeling)**：离子束与晶格对准 → 穿透加深 → 倾斜 5-8° 避免
- **阱邻近效应 (Well Proximity)**：阱注入与光刻胶边界交互（Fig.11.8），影响范围 1-2 $\mu$m
#### 11.3.4 温度梯度
- 大芯片（50-100 mm²，2-5 W）温差可达 20°C
- 局部梯度 2-5°C/mm，$V_T$ 和二极管温度系数 -2 mV/°C → 数 mV 失调
#### 11.3.5 应力引起的失调
- **STI 应力 (LOD 效应)**：SiO₂ 与 Si 热膨胀系数差异（Fig.11.10）
- 电流变化 10%，$V_T$ 变化 10 mV
- 逆距离模型（Eq.11.2）：$\mu_{eff} = \frac{1 + K_{s,\mu}S}{1 + K_{s,\mu}S_{ref}}\mu_{ref}$
- 通用化模型（Eq.11.3）：$S = \sum_{i=1}^n \pm\frac{W_i}{2W}\frac{1}{S_i + L/2}$
- **多晶硅间距效应 (Poly-Space)**：刻蚀停止层应力
- **金属覆盖效应**：导致双极电流变化 1%，影响至 40 $\mu$m 距离
#### 11.3.6 失调缓解 (Offset Mitigation)
- 设计指南（Table 11.6）：11 条关键规则
- **共质心 (Common Centroid)** 结构（Fig.11.15）：
- 交叉耦合差分对 | 内联共质心 | 精确共质心（需虚拟器件）
- 各元件可获得精度：电阻 $10^{-3}$-$10^{-4}$ | 电容 $>1$pF 时 $10^{-4}$ | 晶体管电流精度 $10^{-3}$
### §11.4 随机匹配 (Random Matching)
#### 11.4.1 器件中的随机波动
- **一般参数波动模型**（Eq.11.4-11.7）：卷积 → 傅里叶域乘法
- 几何函数 $G(\omega_x, \omega_y) = \text{sinc}(\omega_x L/2) \cdot \text{sinc}(\omega_y W/2) \cdot [2\sin(\omega_x D_x/2)]$
- **第一类**（短相关距离，白噪声空间过程）→ **Pelgrom 模型**（Eq.11.8）：
$$\sigma_{\Delta P}^2 = \frac{A_P^2}{WL}
- 第二类（长相关距离，晶圆级梯度）→ 含间距项（Eq.11.10）：
- 四管共质心（Eq.11.11）：$\sigma^2 \approx A_P^2/(2WL) + S_P^2 D_x^2 D_y^2 / (\text{wafer diameter}^2)$
#### 11.4.2 MOS 阈值失配
- 阈值电压（Eq.11.12）：$V_T - V_{FB} = Q_B/C_{ox} = \sqrt{2q\epsilon N_x \phi_b}/C_{ox}$
- 耗尽区电荷数：$\mu_c = WLz_d N_x$
- 失配公式推导（Eq.11.15）：
$$\sigma_{\Delta V_T} = \frac{qd_{ox}}{\epsilon_{ox}} \sqrt{\frac{2N_x z_d}{WL}} = \frac{A_{VT}}{\sqrt{WL}} \propto d_{ox}\sqrt[4]{N_x}
- AVT 实测 vs 计算对比（Table 11.7）：0.8 μm CMOS 中拟合良好
- 深亚微米 Halo/口袋注入 → 额外失配项（Eq.11.16）：
#### 11.4.3 强反型/弱反型电流失配
- 电流因子失配（Eq.11.17-11.18）：
$$\frac{\sigma_{\Delta\beta}^2}{\beta^2} = \frac{A_W^2}{W^2 L} + \frac{A_L^2}{WL^2} + \frac{A_\mu^2}{WL} + \frac{A_{Cox}^2}{WL} \approx \frac{A_\beta^2}{WL}
- **弱反型电流失配**（Eq.11.21）：
$$(\sigma_{\Delta I}/I)^2 = [q\sigma_{\Delta V_T}/(mkT)]^2
- 65 nm, 0.12/1 μm 器件在亚阈值区可达 σΔI/I≈40%（Fig.11.19）
- 需 log-normal 分布（非高斯）描述极端失配
11.4.4 各工艺失配对比
- AVT∝tox（Fig.11.20）：每 nm 氧化层约 1 mVμm
- 0.6 μm 以上 PMOS AVT 较大 → 补偿注入（Nx=Na+Nd）
- Aβ 范围：1.2-2% μm
- 信号-失配系数比在深亚微米持续降低（Fig.11.22）：
- 电源 5 V→1 V，AVT 停止下降 → 需要高压器件/精密 RC 选项
11.4.5 其他元件匹配参数
- 匹配模型总览（Table 11.8）：
- BJT：AVbe=0.3 mVμm
- 扩散/多晶电阻：AR=0.5/5%μm（多晶受晶界散射影响）
- 电容：AC=0.3%fF
11.4.6 建模说明
- 蒙特卡罗仿真精度 ≈10%（稳定工艺、约百个样本）
- PCA 主成分分析可提取最相关失配参数
§11.5 设计对策 (Consequences for Design)
- 模拟设计：带隙示例（Fig.6.7），10-bit ADC DNL 改善示例（Fig.11.23）
- 数字设计：反相器链随机偏差（Table 11.9）— 65 nm 中 σΔT 占时钟周期 10-17%
- 漂移 (Drift)：电流因子失配导致的温度漂移（Eq.11.23-11.24）：
- **功耗与精度极限**：
- 匹配能量极限：$E_{\sigma(V_T)} = C_{ox}A_{VT}^2 \approx 4.5\times 10^{-19}$ J $\approx 100$ kT
- 最小 LSB 电荷（Eq.11.27）：$Q_{LSB} = \alpha q\sqrt{WLz_d N_a}$（$\alpha = 7$-$10$）
- 最小电流（Eq.11.30）：$i_{max} = 2^N \pi f_{signal} \alpha q\sqrt{WLz_d N_a}$
- 功率/带宽比（Eq.11.31）：$P/(2^N \cdot 2\text{BW}) \approx \pi\alpha q V_{DD}\sqrt{WLz_d N_a}$
- 理论极限与实现差距：寄生、更多失配源、最坏工况余量
### §11.6 封装 (Packaging)
- **DIL/DIP** → **SMD** (表面贴装) → **BGA** (球栅阵列) → **CSP** (芯片级封装)
- 热阻 $\theta_{JA}$（Eq.11.32）= (结温 - 环境温)/功耗
- **ESD 保护**：HBM（100 pF @ 2/4/8 kV → 1.5 k$\Omega$）/ MM（200 pF → 0.5 $\mu$H）
- 键合线等效：$L \approx 1$ nH/mm, R ≈ 0.3-1 $\Omega$，焊盘电容 0.8-2 pF
### §11.7 衬底噪声 (Substrate Noise)
- **发射器 → 信道 → 接收器**模型（Fig.11.28）
- 信号频谱（Fig.11.29）：时钟及其谐波为主
- **三类衬底**：外延+低阻（单节点）、外延+高阻/高阻体硅（需建模）、SOI（仅容性耦合）
- 噪声传播（Fig.11.31-11.32）：反相器开关 → 电源/地线尖峰 → 衬底耦合
- **噪声抑制策略**：
- 低阻电源/地网络 | bump-bonding 降低封装阻抗
- 模拟/数字电源分离 | 避免数字 cell 源极直接连衬底
- 去耦电容（$\tau = R_D C_D < 100$ ps）
- p 扩散接干净电源 | 沟道阻挡层 | 深 n 阱隔离
- **差分设计**（发射器和接收器都适用）
- 典型衬底路径阻抗 200-1000 $\Omega$，p-ring 到地 10 $\Omega$+几 nH
---
## Ch.12 — 系统转换方面 (System Aspects of Conversion)
### §12.1 系统考量 (System Aspects)
- SoC 中 ADC 功耗占比 30-50%（Fig.12.1-12.2）
- 数字功耗随工艺快速下降，模拟部分成为主要功耗来源
- 便携设备还需考虑待机功耗（$\mu$W 级）
#### 12.1.1 功能规格确定
- **过度规格 (Over-specification)** 是常见问题：
- 模拟团队确定带宽/幅度/SNR/THD
- 数字团队确定时钟/字宽
- 两方"碰撞"导致过度规格
- **应用需求差异**（Table 12.1, Fig.12.4）：
- CCD 接口：低频高精度（便携→低功耗低电压）
- 基带视频：高线性度 DNL<0.5 LSB，THD<-55 dB
- 数据通信（卫星电视）：中精度（6-7 ENOB）高频
#### 12.1.2 信号处理策略
- 采样频率选择：Nyquist + 20-50% 余量（抗混叠滤波权衡，Table 12.2）
- **幅度域-时间域折中**（Fig.12.5）：
- 增益控制放大器 + 低分辨率 ADC vs 高分辨率 ADC
- 非均匀量化 (companding)
- **电视信号处理三位置**（Fig.12.6）：
- IF 域（60 MHz, 12-bit 动态范围）→ 复合信号（9-10 bit）→ 分量（Y/C 分离）
#### 12.1.3 输入电路
- 四种输入结构（Fig.12.7）：单端转差分 / S&H / Pipeline 开关 / Flash 差分对
- Flash ADC 输入电容随信号变化 → 高阻驱动时产生失真
- 典型输入驱动需 20-50 $\Omega$ 阻抗 → 外部驱动功耗可能等于 ADC 本身
- 时钟抖动视作信号线处理（不使用受扰数字电源的数字缓冲器）
#### 12.1.4 调制信号的转换
- **子采样下混频**（Fig.12.8）：利用 S/H 的采样功能实现降频
- 谐波混叠：采样率接近载波整数倍时谐波折叠回基带（Fig.12.9）
- PAL 视频：色度载波 4.433 MHz，采样率 13.5 Ms/s → 需额外抑制
### §12.2 转换器对比 (Comparing Converters)
#### 12.2.1 架构特征汇总
- 对比表（Table 12.3, Fig.12.10）：
- Flash：1 周期，1 GHz BW，<6-8 bit，功耗大
- Folding：1 周期，<8-9 bit
- Pipeline：N 周期，10-200 MHz，12-14 bit，高效
- SAR：N 周期，2-5 MHz，12 bit，紧凑低功耗
- ΣΔ：20-50 周期，<24 bit，100 Hz-5 MHz
- 双斜率：2N 周期，14-20 bit，10 kHz
#### 12.2.2 品质因数 (Figure of Merit, FoM)
- 理论热噪声极限（Eq.12.1-12.2）：$P_{sig} = 4kTBW \times \text{SNR}$
- 实际 FoM（Eq.12.4）：
$$\text{F.o.M.} = \frac{\text{Power}}{2^{\text{ENOB}} \times \min(2\text{BW}, f_s)} \quad [\text{J/conv}]
- 典型值：2010 年高效转换器 <1 pJ/conv
- 历史 FoM 数据（Table 12.4, Fig.12.12-12.13）：
- 2008 Schvan：6b 24 Gs/s, FoM=4.4 pJ | 2009 Craninckx：9b 50 Ms/s, FoM=0.065 pJ
- 2009 Elzakker：10b 1 Ms/s, FoM=0.004 pJ | 2009 Brooks：12b 50 Ms/s, FoM=0.09 pJ
- 每 3 年提升 1 bit（Fig.12.13）：慢于 Moore 定律（每 2 年速度翻倍/功耗减半）
- 功率估计：Pest=F.o.M.×2BW×2ENOB（Eq.12.5）
- 应用-功耗映射图（Fig.12.14）：GSM 语音(8b/3kHz) → GSM 基带(12b/200kHz) 功耗增长 1000×
§12.3 转换极限 (Limits of Conversion)
- 三大限制因素（Fig.12.15）：
- 热噪声：低频频段的根本极限
- 元件匹配：依赖元件的转换器受限于 14-bit（2−5×10−5）→ 需 DWA/DEM/1-bit ΣΔ
- 时钟抖动：高精度时单比特 ΣΔ 反馈受抖动限制（Fig.7.26）
- 20-bit 处实际功耗比热噪声极限高三个数量级
- 未来方向：改善元件匹配技术 + 抖动性能 + 持续提升能效