Nys 2016: Ultra Low Power Capacitive Preamplifier for Audio
来源: O. Nys, D. Aebischer, S. Villier, Y. Kunz, D. Sun, “Ultra Low Power Low Voltage Capacitive Preamplifier for Audio Application,” in Efficient Sensor Interfaces, Advanced Amplifiers and Low Power RF Systems (AACD 2015), Springer, 2016, pp. 161–173.
基本信息
| 项目 | 内容 |
|---|---|
| 作者 | Olivier Nys, David Aebischer, Sébastien Villier, Yves Kunz, David Sun (Semtech SA) |
| 应用 | 麦克风信号采集链，低至 0.8 V 供电 |
| 规格 | DR=98 dB (16-bit), BW=8–16 kHz, A |
| 核心创新 | 包含残差放大器在内的 Δ 调制环路架构 |
1. 目标规格
| 参数 | 值 |
|---|---|
| 最低供电 | 0.8 V |
| 动态范围 | 98 dB (等效 16-bit) |
| 输入峰峰值 | 0.6–0.75 V |
| LSB | 9 µV |
| 输入参考噪声 | ~3 µV RMS |
| 带宽 | 8–16 kHz |
| 采样率 | 16–32 kHz |
| 电流预算 | ~100 µA |
| 噪声加权 | A-weighting (1–6 kHz 重要性最高) |
2. 经典架构与挑战 (Fig. 1)
Vin → [电容预放大器] → [ΔΣ ADC] → 输出码
↑ 虚拟地偏置 Rbias
电容反馈 vs 电阻反馈
| 方面 | 电阻反馈 | 电容反馈 |
|---|---|---|
| 噪声 | 4kTR 需低阻 () → 高功耗 | 无电阻热噪声 |
| DC 阻断 | 需额外隔直 | 自然 AC 耦合 |
| 虚拟地偏置 | 直接 | 需 反馈 |
设计挑战
pF, 高通 Hz → MΩ
噪声约束更严：
积分至 200 Hz, pF → GΩ（经典多晶电阻完全不现实）
实现方案对比:
| 方案 | 线性度 | 面积 | 噪声/杂散 |
|---|---|---|---|
| 高阻多晶 | OK | 极大 | 高噪声 |
| 交叉耦合二极管 | 非线性 → 低频解调 | 小 | 大 |
| 开关电容 (10 fF @ 20 kHz) | 高线性 | 小 | 开关频率混叠 |
| SC + 抗混叠滤波 | 高 | 大(滤波器) | 好 |
3. 新架构: Δ 调制环路 (Fig. 2)
原理
将电容预放大器包含在反馈环路中：
Vin → ⊕ → 残差放大器 → 模拟环路滤波器 → ADC → 数字累加器 → 输出码
↑ ↓
└──────── CDAC ←───────────────────────────┘
- 反馈信号 精确追踪输入 → 残差小 → 残差放大器可高增益
- 数字累加器输出 = 环路输出码 = 输入信号数字表示
关键参数
| 参数 | 值/要求 |
|---|---|
| 过采样率 | 128 |
| 反馈 DAC | 8–10 bit |
| 残差 ADC | 3–4 bit（仅需粗量化） |
| 残差放大器带宽 | ~过采样频率 |
| CDAC | 电容阵列，与 驱动反馈 |
环路各模块要求对比
| 模块 | 精度要求 | 噪声要求 | 功耗 |
|---|---|---|---|
| 残差放大器 | 高(增益) | 低(残差小) | 中 |
| ADC (3–4b) | 低 | 低 | 低 |
| CDAC (8–10b) | 中 | 低 | 中 |
| 数字累加器 | 无 | 无 | 极低 |
优势:
- 残差放大器的线性度和时钟抖动敏感性大幅降低
- 残差在连续时间域处理 → 无混叠
- 数字累加器自然实现抽取
4. 关键电路模块
残差放大器
- 噪声优化为主 → 多数电流消耗在输入级
- 弱/中反型偏置活性 transconductor
- 电流镜/电流源用强反型或电阻退化 → 降低噪声贡献
- 单端拓扑比全差分效率更高（同 半电流/半噪声）
偏置电路
- 产生低噪声电压和电流参考
- 高 PSRR
- 对 0.8 V 低供电优化