CT-ΔΣ调制

CT-ΔΣ 调制器直接处理连续时间输入信号，无需前置抗混叠滤波器（隐含反混叠），是 GHz 级时钟高速 ΔΣ ADC 的首选架构。

---

前后关系

上下文：§1.6 在之前讨论 DT-ΔΣ（离散时间 ΔΣ）的基础上，引入连续时间实现。CT-ΔΣ 与 DT-ΔΣ 的根本区别在于环路滤波器的工作域——CT 用 $s$ 域（RC 积分器），DT 用 $z$ 域（SC 积分器）。

后续章节：

• Ch.8 全面分析 CT-ΔΣ 调制器的原理、设计方法（Pavan ΔΣ 数据转换器 Ch.8 深度解析）
• Ch.9 讨论 CT-ΔΣ 的非理想性（Pavan ΔΣ 数据转换器 Ch.9 深度解析）
• Ch.10 CT-ΔΣ 的电路实现技术 — Pavan ΔΣ 数据转换器 Ch.10 深度解析（全章导航）
  • CT-ΔΣ积分器实现与OTA架构
  • CT-ΔΣ器件噪声分析与噪声预算分配
  • CT-ΔΣ比较器与反馈DAC设计
  • CT-ΔΣ系统化设计定心与闭环拟合
  • CT-ΔΣ环路滤波器非线性分析与辅助运放技术
  • 16-bit音频CT-ΔΣ调制器设计实例
• Ch.5（多级ΔΣ调制器与Leslie-Singh结构、MASH级联ΔΣ调制器原理、噪声耦合ΔΣ架构）的多级/多量化器技术可应用于 CT-ΔΣ
• Ch.6（三电平分段DAC与过渡误差整形）中 CT DAC 的过渡误差分析及其整形方法

---

原理介绍

从一阶 RC 滤波器到 CT-ΔΣ

第一步（图 1.18a）：一个理想运放构成的一阶低通滤波器。

$$i_1(t)=\frac{u(t)}{R},i_2(t)=-\frac{v(t)}{R}$$

运放”虚短”使平均电容电流为 0 ⟹ $\overline{i_1}=\overline{i_2}$，即 $\overline{u}=\overline{v}$。

第二步（图 1.18b）：在输出端加入采样器，反馈通过 ZOH（零阶保持器）。

• 采样使输出变成离散序列 $v[n]$
• ZOH 将 $v[n]$ 恢复为连续时间信号
• 平均关系依然成立：$\overline{u(t)}=\overline{v(t)}$（$v(t)$ 是 ZOH 的输出）

第三步（图 1.18c）：在采样器后加入量化器。

• 输出 $v[n]$ 同时在时间和幅度上离散化
• 环路迫使 $\overline{u(t)}\approx \overline{v[n]}$
• 这就是最基本的一阶 CT-ΔΣ 调制器

隐含反混叠（Implicit Anti-Aliasing）

考虑输入 $u(t)=\cos (2\pi f_{s}t)$，即频率等于采样频率的正弦波。

• 由于运放虚短，$i_1(t)=0$（因为 $u(t)$ 平均为 0）
• 因此 $i_2(t)=0$，$v(t)=0$
• CT-ΔΣ 调制器对 $f_s$ 附近的输入无响应

这被称为隐含反混叠——CT-ΔΣ 调制器能区分 dc 附近输入和 $f_s$ 附近输入，而传统采样 ADC 无法做到（$f_s$ 输入会混叠到 dc）。

CT-ΔΣ 的通用框图

               +---[L0(s)]---(+)---> [采样] ---> [量化器] --> v[n]
u(t) --->(+)---+              ^
         ^      |---[DAC]-----|
         |---[DAC/L1(s)]------|

这是一个”矛盾的集合体”：

• 环路滤波器：线性、时不变（LTI）
• 采样器：线性、时变（LTV）
• 量化器：高度非线性
• 所有模块被包在负反馈环路中

---

CT-ΔΣ vs DT-ΔΣ 对比

特性	DT-ΔΣ（开关电容）	CT-ΔΣ（RC/Gm-C）
工作域	$z$ 域（采样数据）	$s$ 域（连续时间）
抗混叠	需前置抗混叠滤波器	隐含反混叠
时钟频率	受运放建立时间限制	可达 GHz
系数精度	电容比决定，精确	RC 时间常数，工艺变化大
对时钟抖动	较不敏感	敏感
功耗	中	低（无 SC 开关活动）
设计复杂度	中	高（需考虑 ELD）

---

CT-ΔΣ 的关键挑战

1. 多余环路延迟（Excess Loop Delay, ELD）

量化器（尤其是多 bit 量化器）和 DAC 的延迟使环路多了一个或多个时钟周期的延迟。这不满足”调制器设计假设时钟周期内 DAC 输出完整”的前提。

后果：NTF 劣化，甚至不稳定。

Pavan 的贡献：系统化的 ELD 补偿理论（在 Ch.9 中详细讨论）。

2. 时钟抖动（Clock Jitter）

CT-ΔΣ 对 DAC 脉冲宽度的变化极其敏感：

• 反馈 DAC 使用 ZOH 脉冲
• 时钟抖动 ≫ DAC 脉冲边沿抖动 ⟹ 反馈电荷变化
• 表现为带内噪声增加

缓解方法：

• 使用 FIR DAC 反馈（Pavan 的贡献之一）
• 使用归零（RZ）DAC 脉冲
• 使用开关电容 DAC（SC DAC）代替电流舵 DAC

3. 时间常数变化

RC 时间常数在工艺角下变化可达 ±20-30%。

• 直接影响环路滤波器的频率响应
• 导致 NTF 偏离设计值
• 需用频率调谐（如 PLL 调谐 RC 时间常数）

---

设计方法学

DT 到 CT 的转换

最常见的 CT-ΔΣ 设计方法：

1. 先在 $z$ 域设计 DT-ΔΣ 调制器
2. 通过 DT→CT 变换（脉冲不变变换）得到 $s$ 域环路滤波器
3. 用 RC/RC 有源滤波器或 Gm-C 滤波器实现

变换条件：CT 环路滤波器的脉冲响应在采样瞬间需与 DT 环路滤波器的脉冲响应一致。

$${\mathcal{L}}^{-1}[L_{CT}(s)]{|}_{t=n{T}_s}={\mathcal{Z}}^{-1}[L_{DT}(z)]$$

---

应用场景

场景	采样率	带宽	典型需求
射频接收机	1-10 GHz	10-200 MHz	低 OSR，高动态范围
软件定义无线电	0.5-4 GHz	20-100 MHz	可调谐
高速有线通信	10-50 GHz	1-10 GHz	极限速度

---

参考文献

1. Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §1.6 & Ch.8-10. IEEE Press/Wiley.
2. Cherry, J. A., & Snelgrove, W. M. (2000). Continuous-Time Delta-Sigma Modulators for High-Speed A/D Conversion. Kluwer. （CT-ΔΣ 的经典专著）
3. Pavan, S. (2008). “Excess Loop Delay Compensation in Continuous-Time Delta-Sigma Modulators.” IEEE Trans. Circuits Syst. II, 55(11), 1119-1123.

---

相关页面

• 带通ΔΣ调制器
• MASH ΔΣ调制器
• ΔΣ调制器发展史
• Pavan ΔΣ 数据转换器 Ch.1 深度解析
• Pavan ΔΣ 数据转换器 Ch.8 深度解析 — Ch.8 全章深度导航
• 失配整形与多bit ΔΣ调制器
• SCΔΣ调制器的高层设计与开关电容积分器 — 对应 Ch.7 DT-SC 电路设计，与 CT-ΔΣ 的积分器实现形成对比
• CT-ΔΣ调制基础与一阶CT-MOD1 — §8.1-§8.2 的脉冲不变变换与隐含反混叠
• 高阶CT-ΔΣ调制与DAC脉冲形状效应 — §8.3-§8.4 的矩方法与脉冲形状效应
• CT-ΔΣ环路滤波器拓扑与建模方法 — §8.5-§8.8 的 CIFB/CIFF/CIFF-B 与仿真建模
• CT-ΔΣ设计实例 — §8.9 的三阶 CIFF 完整设计
• Pavan ΔΣ 数据转换器 Ch.9 深度解析 — Ch.9 全章深度导航
• CT-ΔΣ过量延迟分析与补偿 — §9.1 ELD 分析与补偿
• CT-ΔΣ时间常数变化与时钟抖动 — §9.2-§9.3 RC 变化与时钟抖动
• CT-ΔΣ时钟抖动缓解与FIR反馈DAC — §9.4-§9.5 抖动缓解与 FIR DAC
• CT-ΔΣ比较器亚稳态分析 — §9.6 比较器亚稳态
• DaDalt Jitter and Phase Noise 深度解析 — jitter/phase noise 系统性理论参考
• Jitter对数据转换器的影响 — CT-ΔΣ 调制器抖动分析（频域视角）
• Rosa Sigma-Delta Converters Practical Design Guide 深度解析
• CT-ΔΣ嵌入式有源滤波技术 — 将模拟滤波器嵌入 CT-ΔΣ 环路的滤波+ADC一体化技术

---

📙 Rosa 补充（Ch.2 CT-ΣΔM 基本架构、DT-CT 变换与直接综合）

Rosa《Sigma-Delta Converters》Ch.2 对 CT-ΣΔM 增加了直观分析和设计方法。

CT-ΣΔM 直观分析（§2.6.1）

Rosa 给出 CT-ΣΔM 的直观理解：

• 环路滤波器在信号带内提供高增益，迫使反馈 DAC 输出跟踪输入
• 量化噪声被 NTF 推出带外，而信号通过 STF 传输
• CT 环路滤波器隐式地充当抗混叠滤波器（与 Pavan 的隐含反混叠分析一致）

脉冲不变变换（IIT）系统化方法（§2.6.2）

Rosa 详细描述了 DT→CT 的脉冲不变变换方法：

• 目标：$\mathcal{Z}\{h_{CT}(n{T}_s)\}=L_{DT}(z)$，即 CT 环路滤波器的采样冲激响应等于 DT 环路滤波器
• 对 NRZ DAC 脉冲：$H_{DAC}(s)=\frac{1-e^{-s{T}_s}}{s}$，结合 $L_{CT}(s)$ 求 $z$ 变换
• 对 RZ DAC 脉冲：脉冲宽度 $<T_s$，变换公式相应调整
• 实际步骤：(1) 设计 DT NTF → (2) 求 $L_{DT}(z)$ → (3) IIT 得 $L_{CT}(s)$ → (4) 电路实现

CT-ΣΔM 直接综合（§2.6.3）

Rosa 介绍了不经过 DT 中介的 CT 直接综合方法：

• 直接在 $s$ 域设计环路滤波器，无 IIT 近似误差
• 可优化 DAC 脉冲形状（NRZ/RZ/SC）对性能的影响
• 优势：更灵活，可处理 ELD 和多反馈路径
• 劣势：设计复杂度更高，缺乏 DT 域的直觉

CT vs DT 的工程选型指南

应用场景	首选实现	原因
音频（$f_s<10$ MHz）	DT-SC	电容比精确，工艺成熟
宽带通信（$f_s>100$ MHz）	CT-RC/Gm-C	无 SC 开关限制，隐式 AAF
RF 直接采样（$f_s>1$ GHz）	CT-LC/Gm-C	仅 CT 可达 GHz 时钟
低 OSR（$<16$）	CT + 多 bit	多 bit 降低抖动敏感性
高精度（$>16$ bit）	DT-SC + MASH	SC 电容比精确 + MASH 稳定性

差异定位：Pavan Ch.8 侧重 CT-ΣΔM 的矩方法和完整设计实例；Rosa 增加了 IIT 系统化步骤、CT 直接综合和 CT vs DT 工程选型指南。