Gardner Phaselock Techniques 深度解析

Phaselock Techniques（Floyd M. Gardner, 3rd Edition, Wiley 2005）是锁相环领域最经典的专著之一。全书从 PLL 的基本传递函数出发，系统覆盖了模拟/数字 PLL 的传递函数、跟踪性能、噪声行为、捕获过程、各部件设计（振荡器/鉴相器/环路滤波器/电荷泵）、异常锁定、频率合成器、调制解调器及杂项应用等各个方面。自 1966 年首版以来，一直是 PLL 工程师的必备参考。本页基于全书 445 页全文提取稿逐章深度提炼。

书籍定位

属性	内容
全称	Phaselock Techniques
作者	Floyd M. Gardner（Consulting Engineer, Palo Alto, California）
出版	John Wiley & Sons, Inc., 2005（第3版，首版1966，第2版1979）
章数	17 章 + 附录（App.3A-3C、7A-7E、10A、13A）
定位	PLL 领域最经典的系统级专著，强调原理而非实现
先行知识	拉普拉斯变换、傅里叶变换、基本控制理论、概率论与随机过程
特点	深入而非入门，偏重相位的传递函数分析，大量根轨迹/Bode/Nichols 图，少电路细节

全书结构概览

章节	标题	核心内容
Ch.1	Introduction	PLL 基本概念、窄带宽 vs 宽带宽、线性近似
Ch.2	Transfer Functions of Analog PLLs	核心基础：G(s)/H(s)/E(s)、二阶 type 2 PLL（ωn/ζ/K）、type 1/2/3 定义与示例
Ch.3	Graphical Aids	根轨迹/Bode/Nyquist/Nichols 图、稳定性判据、高阶 PLL 图形分析
Ch.4	Digital PLLs: Transfer Functions	DPLL z-变换、稳定性、根轨迹、Bode 图、时域连续近似
Ch.5	Tracking	线性/非线性跟踪、稳态/瞬态/调制误差、锁限（hold-in/pull-out/modulation）
Ch.6	Effects of Additive Noise	加性噪声模型、噪声带宽 BL、SNRL、非线性操作、周跳
Ch.7	Effects of Phase Noise	相位噪声谱模型、PLL 中传播、积分相位噪声、带宽权衡、定时抖动
Ch.8	Acquisition of Phaselock	相位/频率捕获、pull-in/sweep、鉴频辅助、锁定指示器
Ch.9	Oscillators	Leeson 模型、ISF/LTV 分析、VCO 调谐、NCO/DDS
Ch.10	Phase Detectors	乘法器/时序/PFD、s-曲线、噪声行为、两相复数 PD、纹波
Ch.11	Loop Filters	有源/无源滤波、DC 偏置、瞬态过载
Ch.12	Charge-Pump PLLs	CP 模型、静态相位误差、z 域稳定性、非线性、纹波抑制
Ch.13	Digital (Sampled) PLLs	NCO/DCO、混合 PD、量化效应、IPM 增量相位调制器
Ch.14	Anomalous Locking	旁锁/谐波锁/伪锁/假锁、IF 滤波器分析、split-loop
Ch.15	PLL Frequency Synthesizers	整数-N/分数-N、双模/ΔΣ 调制、噪声传播、带宽权衡
Ch.16	PLL Modulators and Demodulators	PM/FM 调制解调、CAD 相干检波、FM 门限、clicks
Ch.17	Miscellaneous Applications	数据同步、网络时钟、倍频/变频、抖动衰减、电机调速

逐章深度解析

Ch.1-2 基本结构与传递函数

三大要素：PD（鉴相器， $v_{d} = K_{d} (θ_{i} - θ_{o})$ ，V/rad）、LF（环路滤波器 F(s)）、VCO（ $d θ_{o} / d t = K_{o} v_{c}$ ，rad/s/V，故 VCO 贡献 1/s 积分）。

三个传递函数（一切线性分析的基石）：

G (s) = \frac{θ _{o}}{θ _{e}} = \frac{K _{d} K _{o} F ( s )}{s}, H (s) = \frac{G}{1 + G}, E (s) = \frac{1}{1 + G} = 1 - H (s)

二阶 type 2 PLL（有源 PI 滤波器 $F (s) = - (s τ_{2} + 1) / (s τ_{1})$ ）：

H (s) = \frac{2 ζ ω _{n} s + ω _{n}^{2}}{s ^{2} + 2 ζ ω _{n} s + ω _{n}^{2}}, ω_{n} = \frac{K _{d} K _{o}}{τ _{1}}, ζ = \frac{τ _{2} ω _{n}}{2}, K = 2 ζ ω_{n}

通用环路增益： $K = K_{d} K_{o} K_{1} F_{h f} (0)$ ，仅由比例路径决定；增益交叉频率 $ω_{g c} \approx K$
DC 增益 $K_{D C} = lim_{s \to 0} s G (s)$ ：type 1 有限，type ≥2 无穷大
type vs order：type = 积分器个数（决定稳态误差消除能力）；order = 特征方程阶数（决定动态特性）
type 1：一阶环（F=1）、滞后滤波（无峰值但 $K_{D C}$ 与 $ω_{n}$ 不独立）、滞后-超前（三自由度）
type 3： $F (s) = K_{1} + K_{2} / s + K_{3} / s^{2}$ ，条件稳定，低增益时可能不稳定

详见 PLL基本结构与传递函数。

Ch.3 图形化分析（Graphical Aids）

根轨迹：type 1 滞后滤波环轨迹为垂直线 $σ = - 1/ (2 τ)$ ；type 2 二阶环轨迹为圆（圆心 $- 1/ τ_{2}$ ），无条件稳定；三阶环需额外极点远离零点（b=τ₂/τ₃，b<1 不稳定，b≈9 时三极点重合于 sτ₂=−3 为准最优）。

四阶 type 2 稳定性边界（两个高频极点重合于 s=−b/τ₂）：b<2 全增益范围不稳定；b<10 难以达到 ζ>0.707；大 K 时复轨迹以 ±60° 渐近线进入右半平面——高阶环存在稳定上限 K_max。

Bode 图与相位裕度（二阶 type 2）：

ζ	ω_gc/K	PM (deg)
0.5	1.275	51.8
0.707	1.106	65.6
1.0	1.037	76.4
2.0	1.002	86.4

Nichols 图可直接读出闭环 |H|；App.3C 给出 $∣ E ∣^{2} = 1/ (1 + 2∣ G ∣ cos ϕ + ∣ G ∣^{2})$ 由开环数据算闭环响应。附录 3B 证明 P+I 双路径与 PI 积分器等价。

详见 PLL图形化分析与稳定性判据。

Ch.4 数字 PLL 传递函数（z 域）

DPLL 用 z 变换描述：NCO $θ_{o} (z) = κ_{o} U_{c} (z) / (z - 1)$ ，P+I 数字滤波 $F (z) = κ_{1} + κ_{2} / (1 - z^{- 1})$ ，数字环路增益 $κ = κ_{d} κ_{o} κ_{1}$ 无量纲。

稳定性边界（D 为总延迟采样数）：

type 1（D=1）： $κ < 2$
type 2（D=1）： $κ = 4/ (2 - κ_{2})$ （ $κ_{2}$ 为积分增益）
type 2 通用： $κ_{2} < 1/ D$
与模拟环本质不同：模拟二阶 type 2 无条件稳定，数字环增益过大即不稳定

时域连续近似（ $ω_{g c} ≪ ω_{s}$ ）：

ω_{n} \leftrightarrow \frac{κ κ _{2}}{t _{s}}, ζ \leftrightarrow \frac{1}{2} \frac{κ}{κ _{2}}

z 域 Bode 图需计入采样延迟；IIR/FIR 低通辅助滤波分别引入极点与 (M−1) 个单位圆零点并恶化相位裕度。

详见数字PLL传递函数与稳定性。

Ch.5 跟踪（Tracking）

线性稳态误差：频率阶跃 type 1 剩 $θ_{v} = Δ ω / K_{D C}$ ；频率斜坡 type 2 剩 $θ_{a} = Λ/ ω_{n}^{2}$ （ $Λ = d ω / d t$ ）。瞬态响应有表 5.1（各 ζ 的过冲/峰值时间/建立时间）。

正弦调制：误差峰值出现在 $ω_{m} = ω_{n}$ 附近（|E| 峰值处）；FM 调制误差同理由 |E| 高通决定。

锁限体系（非线性跟踪的核心）：

hold-in 限： $Δ ω_{H} = \pm K_{D C}$ （(5.17)，type 1）；type ≥2 理论无限，受 VCO 调谐范围物理限制
斜坡极限： $Λ = ω_{n}^{2}$ （(5.18)）
s 曲线扩展因子（hold-in 范围随 PD 类型扩大）：正弦 ×1、三角 ×π/2、锯齿 ×π、PFD ×2π
pull-out 限（瞬态）： $Δ ω_{PO} \approx 1.8 ω_{n} (ζ + 1)$ （(5.19)）；超过则经周滑进入拍频
相平面分析：separatrix 分隔锁定区与周滑区
调制限（(5.22)）：type 1 $Δ ω \leq K$ ；type 2 $Δ ω \leq ω_{n}^{2} / ω_{m}$ ；type 2 过调制会完全失锁而一阶环仅出现 spike
载波跟踪环在调制使信号谱过零点（Bessel $J_{0}$ 零点，θ=2.4 rad）处失锁
高斯随机调制：峰值因子 γ=3.5（(5.23)）

详见 PLL跟踪性能。

Ch.6 加性噪声

等效模型： $v_{d} = K_{d} [sin (θ_{i} - θ_{o}) + n^{'} (t)]$ ， $σ_{n^{'}}^{2} = σ_{n}^{2} / V_{s}^{2}$ ， $K_{d} = K_{m} V_{s} V_{o} /2$ ；单边谱 $W (f) = 2 S (f)$ 。

噪声带宽 $B_{L} = \int_{0}^{\infty} ∣ H ∣^{2} df$ （表 6.1）：一阶环 K/4；二阶 type 2 $\frac{K}{4} (1 + \frac{1}{4 ζ ^{2}}) \cdot 2 ζ$ （即 $\frac{K}{2} (ζ + \frac{1}{4 ζ})$ ）；三阶 type 2 含 $(1 - 1/ b)$ 修正；DPLL 有离散形式。

环路信噪比： $SNR_{L} = P_{s} / (2 B_{L} W_{0})$ ，线性区相位方差 $σ_{θ_{n o}}^{2} = 1/ (2 SNR_{L})$ 。线性 PLL 达到 Cramér-Rao 下界（高 SNR 下最优估计器）。

非线性区：SNRL<4 dB 方差开始偏离线性值，~0 dB 失锁，再锁需回升 3-6 dB（滞后）。相位误差服从 Tikhonov 分布 $p (φ) = e^{ρ c o s φ} / (2 π I_{0} (ρ))$ ， $ρ = 2 SNR_{L}$ ；SNR→0 时方差→π²/3。

周跳：一阶环平均周滑时间 $TAV \approx \frac{π}{4 B _{L}} e^{2 ρ}$ （(6.30/6.31)）；type 2 ζ=0.707 经验式 $B_{L} TAV \approx e^{π SNR_{L}}$ （(6.33)）。Meyr/Ascheid：ζ<0.9 时周滑成串出现，建议 ζ≥1；Chie：s 曲线下面积决定滑移统计特性。

详见加性噪声对PLL影响。

Ch.7 相位噪声

谱模型（(7.7)）： $W_{φ} (f) \approx h_{4} / f^{4} + h_{3} / f^{3} + h_{2} / f^{2} + h_{1} / f + h_{0}$ （分别对应随机游走/闪烁频率/白频率/闪烁相位/白相位噪声）； $L (Δ f)$ 单位 dBc/Hz； $W_{ω} = 4 π^{2} f^{2} W_{φ}$ （(7.6)）。注意：相位噪声分析仪实际显示 $W_{φ} /2$ ，标 L(Δf) 需 +3 dB。

传播规则：倍频 ×N → +20log N；分频 ÷M → −20log M；混频 → 谱相加；限幅器保持相位噪声不变。

PLL 内传播：跟踪的输入噪声经 |H|²，未跟踪的经 |E|²；VCO 噪声经 E(s) 高通： $σ_{θ_{u}}^{2} = \int W_{φ} ∣ E ∣^{2} df$ （(7.17)）。

带宽权衡：h₃/f³ 主导时最优 ζ=1.14， $B_{L} \approx (15 h_{3} P_{s} / W_{0})^{1/3}$ 。悖论：type 1 PLL 无法跟踪 f⁻³ 闪烁频率噪声（积分发散），实际靠其他机制受限。

App.7B 二阶 type 2 积分公式： $σ_{4}^{2} = 16 π^{4} ζ^{2} h_{4} / K^{3}$ ， $σ_{3}^{2} \approx 8 π^{2} h_{3} ζ / K^{2}$ ， $σ_{2}^{2} = π^{2} h_{2} / K$ ， $σ_{1}^{2} \approx h_{1} [ln (4 π B / K) - 1/2]$ ， $σ_{0}^{2} \approx h_{0} B$ 。

App.7E 定时抖动：绝对抖动 $σ_{A}^{2} \approx (2 π f_{o})^{- 2} \int W_{φ} df$ ；周期抖动含 $sin^{2} (π f T)$ 因子；PLL 内部信号另乘 |E|²。

详见相位噪声对PLL影响。

Ch.8 捕获（Acquisition）

一阶环非线性方程 $d θ_{e} / d t = Δ ω - K sin θ_{e}$ （(8.3)），相位捕获时间 ~3/K；θe(0)≈π 时 hang-up 大幅延长捕获（PFD 无 hang-up）。

Lock-in： $∣Δ ω_{L} ∣ = K$ （(8.4)）以内无周滑直接锁定。扫频速率极限 $Δ f \approx B_{L} \cdot δ$ （(8.5)）。

Pull-in（拍频整流机制）：beat note 直流分量 $v_{p} = K_{d} [\frac{Ω}{K} - (\frac{Ω}{K})^{2} - 1]$ （(8.6)）；pull-in 时间 $T_{p} \approx 4 ζ^{2} (Δ ω)^{2} / K^{3}$ （(8.10)）；pull-in 极限 $Δ ω_{p} \approx 2 K_{D C} K$ （(8.13)）；type 3 环 $T_{p} \approx ∣Δ ω ∣ τ_{2} π / K$ （(8.14)）且可能出现振荡式捕获。

扫频设计：推荐 $Λ = \frac{ω _{n}^{2}}{2} (1 - \frac{2}{SNR _{L}})$ （(8.15)），配 ζ=0.7-1.0。

鉴频辅助：增大 ζ 与 K 而保持 ωn 不变（(8.17)）；SNR<6-10 dB 时慎用。PFD 本身即频率检测器（DC 输出 ≈Kd/2）；其他实现：quadricorrelator、旋转频率检测器。锁定指示器用正交辅助 PD（输出 ∝cosθe）。积分器电荷=频率记忆是捕获辅助的本质。

详见 PLL锁相捕获过程。

Ch.9 振荡器（Oscillators）

振荡器 8 项性能指标互相冲突（相位噪声/稳定度/调谐范围/线性度/功耗/体积等）。两大类：谐振器型（LC/晶体）与弛豫型（环形）。

Leeson 模型（(9.1)）：

W_{φ o} = \frac{W _{0}}{P _{s}} [1 + (\frac{f _{o}}{2 Q _{f}})^{2}] (1 + \frac{f _{3}}{f})

晶体并联电容 Cp 造成噪声平台。归一化比较用 $10 lo g [W_{φ} / f_{o}^{2}]$ ：环形最差 → 晶体最好。

先进理论：ISF（Hajimiri-Lee）——白噪声→1/f²、flicker→1/f³，由 ISF 的 DC 项决定；Demir Floquet 理论给出 Lorentzian 谱；Samori 揭示尾电流折叠机制。

调谐：varactor 从 pn 结演进到 MOS、背靠背结构；AM-PM 转换是非线性来源；正交振荡器用于 I/Q 系统。VCXO 调谐建立 <2 µs。

数字振荡器：NCO 递归 $ε_{o} [n] = {u_{c} [n - 1] + ε_{o} [n - 1]} mod 1$ （(9.2)）——纯数字积分器；DDS（正弦查表）、RDSO（递归数字信号振荡器）。

详见振荡器设计与相位噪声。

Ch.10 鉴相器（Phase Detectors）

两大类：乘法器型（模拟，深噪声中仍可用）与时序型（数字，依赖过零点）。

开关型乘法器 $K_{d} = 2 V_{s} / π$ ，半波纹波 $V_{s} / π$ ；二极管环 Vm≈0.3-0.4 V、offset ~1 mV
采样保持 PD；RS 触发器 PD $K_{d} = V_{H} /2 π$ ，线性范围 2πN
PFD（双 D 触发器 + AND + 延迟）：状态 N/UP/DN/CLR；两条互锁 s 曲线各覆盖 ±2π、斜率 1/2π；平均占空比 d=±0.5（(10.6)）；反馈延迟防死区，但延迟>周期一半时鉴频失效；NRZ 数据流需改良 PFD（EN 锁存器+半比特延迟）
PFD 锁定指示器：UP/DN 经 OR 门平滑取平均占空比，>25% 判失锁，带持续计时器

噪声中的 PD：噪声产生额外/丢失过零点使时序 PD 误判；限幅器信号抑制 $α \approx ρ_{i} / (ρ_{i} + 4/ π)$ （(10.7)）使 Kd 与环路增益随 SNR 变化（限幅器 SNRo 高 SNR 改善 3 dB 仅抑制 AM，对 PLL 无用；低 SNR 退化 <1.05 dB）；PD 噪声门限由 DC offset 主导：差设计 −20~−15 dB、好设计 −30 dB；Pouzet：任何周期 s 曲线在低 SNR 退化趋正弦（卷积式 (10.8)），奇对称保零点不偏移。表 10.1：限幅器抖动增量（正弦 0.25/0.65 dB、锯齿 2.9 dB 严重）。

两相复数 PD（(10.9)-(10.11)）：正交双 PD 相减消纹波（数字近乎完美、模拟约 30 dB），等价 SSB 解调，数字形式 $Im [z_{s} z_{o}^{*}]$ 。

App.10A 纹波： $θ_{or} (t) = (K_{o} τ_{2} / τ_{1}) \int v_{d r} d t$ （(10A.1)）、 $Δ θ_{n} = a_{n} K / (2 π c_{n} n f_{c})$ （(10A.2)）；表 10A.1 列各 PD 纹波谐波（乘法器 n=2、全波开关 n 偶、RS 触发器 n 奇）；单极点低通衰减 20log(f_p/nf_c)，twin-T 陷波可选。

详见 PLL鉴相器。

Ch.11 环路滤波器（Loop Filters）

有源 vs 无源：无源只能实现 type 1，窄带需巨大电容；电荷泵+无源滤波可实现 type 2。

DC offset 问题：op-amp offset 被反馈以静态相偏补偿；无信号时积分器累积 offset 至饱和妨碍捕获。对策：扫频/鉴频辅助；空闲时锁本地参考再切换（硬盘 Write clock 实例）；DC 反馈电阻破坏积分降为 type 1（书中指出”直流反馈非必需”属民俗传说）。

瞬态过载：PD 纹波快沿使 op-amp 压摆限幅——滤波必须在 op-amp 之前（输出端加极点电容不保护输入）；捕获期 beat note 峰值=s 曲线峰值可过载 op-amp（近 lock-in 频率处最严重，此处加滤波会破坏稳定性）。对策：限幅设计、快 op-amp、双向对称压摆避免整流直流。

详见环路滤波器与电荷泵PLL。

Ch.12 电荷泵 PLL（Charge-Pump PLLs）

平均模型：导通时间 $t_{p} = ∣ θ_{e} ∣/ ω_{c}$ （(12.1)）；平均误差电流 $\overset{ˉ}{i}_{d} = I_{p} θ_{e} /2 π$ （(12.2)）； $K_{d} = I_{p} /2 π$ A/rad（(12.3)）。G/H/E（(12.6)）经平均化等效为时不变。

滤波阻抗： $Z_{F} (s) = \frac{b - 1}{b} \cdot \frac{s τ _{2} + 1}{s C ( s τ _{2} / b + 1 )}$ （(12.7)）， $b = 1 + C / C_{3}$ ， $K = \frac{b - 1}{b} \cdot \frac{K _{o} I _{p} R _{2}}{2 π}$ （(12.8)，原论文遗漏 (b−1)/b 因子为勘误）。C3 通常不可省（纹波 IpR2 会过载 VCO/开关）。

静态相偏： $Z_{F} (0) = \infty$ → θv=0（无源滤波实现 type 2 零静态误差）；并联负载 Rs → θv 正比 Δω·Rs（(12.10)）；漏电流 Ib → $θ_{b} = 2 π I_{b} / I_{p}$ （(12.11)）。

采样稳定性（z 域）：实极点穿 z=−1 为失稳边界：

K τ_{2} = \frac{( ω _{c} τ _{2} ) ^{2}}{π ^{2} [ 1 + \frac{ω _{c} τ _{2}}{π} \cdot \frac{1 - a}{1 + a} \cdot \frac{b - 1}{b} ]}, a = e^{- 2 πb / (ω_{c} τ_{2})} (12.12)

经验规则：K=ωc/10 给约 10 dB 裕量。

非线性：PFD 固有非对称（正相误差时 VCO 加速缩短 tp → 正误差响应更慢更大）；UP/DN 失配需静态相偏补偿；电压开关型受 VF 存储电压影响更重；op-amp 有源滤波可减轻负载电压失配。

纹波抑制：三阶 vs 二阶相位摆幅比 $= \frac{1}{8 f _{c} R _{2} C _{3}} = \frac{π ( b - 1 )}{4 ω _{c} τ _{2}}$ （(12.14)）——改善有限，C3 主要价值是降低小 tp 时的电压摆幅。

后期发展：Hanumolu $ω_{g c} \approx ω_{c} /3.5$ 近似稳定边界；Levantino 快速捕获设计（零点 z=0.5、极点近 0，仿真 7 周期建立）。

详见环路滤波器与电荷泵PLL。

Ch.13 数字采样 PLL（Digital Sampled PLLs）

分两大类：准线性（可线性化）与不可线性化（强非线性/IPM）。

数字振荡器：period DCO $t [n] = t [n - 1] + u_{c} [n - 1] t_{c k}$ （(13.1)），本质数字积分器，粒度受 tck 限制；phase-selector DCO：锁定环振 Q 抽头+多路选择器， $u_{q} [n] = {u_{q} [n - 1] + u_{c} [n - 1]} mod Q$ （(13.3)），本质仍是 period DCO，需防切换毛刺。

数字 PD：混合 PD（采样输入信号 vs 采样 DCO）；复数数字 PD $u_{d} [n] = Im [v_{i} v_{o}^{*}] = A sin θ_{e}$ （(13.6)）无纹波、fs 无需同步 fi、仅 2 次乘法+1 次减法；Re 部分=正交辅助 PD。载波恢复 DPLL 用 phase rotator 下变频、PD 只做鉴相；QAM 常用 $u_{d} = Im {c^{*} [n] s_{i} [n] e^{j (θ_{i} - θ_{o})}}$ 。

多速率：前端 M/T 采样（M=2~4）、hold 插值、accumulate&dump（降采样 L:1 有 aliasing 风险）。App.13A：多速率传递函数 $G (z) = κ z^{- D} \frac{[ 1 - z ^{- L} ( 1 - κ _{2} )] ( 1 + z ^{- 1} + \dots + z ^{- (L - 1)} )}{L ^{2} ( 1 - z ^{- 1} ) ^{2}}$ （(13A.20)），阶数=(2L+D−1)，hold 滤波可表为时不变 $(1 - z^{- L}) / (1 - z^{- 1})$ 。

量化效应（全书最独特内容之一）：加性白噪声量化模型在 PLL 中失效——≈1 个量化台阶的噪声即可线性化量化器。limit cycle（准周期轨道）： $μ_{i} = 2^{b} f_{i} t_{s}$ （(13.10)），有理数时周期重复、无理数永不重复；NCO 只在两个频率间跳变，占空比反馈使平均频率精确=μi。相偏峰峰值 $\approx 2 π (D + L - 1) / 2^{b}$ （(13.11)），方差 $= \frac{1}{12} [2 π (D + L - 1) / 2^{b}]^{2}$ （(13.12)），与 κ1 无关。噪声破坏（而非叠加）limit cycle；经验法则 $σ_{v 1} = 1/ (2^{b} κ_{1} L)$ （(13.16)）。设计规则：大位宽 b、type 2、避免 accumulate&dump、最小化延迟 D；积分器 LSB 保留与否存在争议（累积有用 vs 计算负担）。

IPM（增量相位调制器）：二值量化+每周期固定 ±2π/Q 相位增量，上/下计数器（单环/双环状态图）。相位捕获速率 2π/(CiQ) 与误差无关；hold-in $Δ ω_{H} \approx \pm ω_{c k} / (Q C_{i})$ （(13.26)）；扇区内抖动被完全抑制。type 2 IPM=饱和积分器+循环 NCO（(13.27)）；噪声下 s 曲线 $r / f_{s} = erf (ρ sin ψ)$ （(13.32)）。应用：bit synchronizer（三值 ud、长连 0 相偏累积）。

详见数字采样锁相环。

Ch.14 异常锁定（Anomalous Locking）

Sidelock（旁锁）：窄带 PLL 可锁任何足幅离散谱线（周期调制边带/色同步/雷达脉冲；占空比小则近边带几乎与载波等幅）。对策：限调谐范围、FLL 先粗锁（频差判别器锁频谱重心，需对称谱）、频谱分析重调、解调后检验。循环平稳视角：抑制载波数据信号无线谱，×M 非线性再生器在 Mfc 处再生载波线+符号率线，÷M 后 sidelock 位于 fc±k/(MT)；Costas 环=平方环的等价再生器描述。Alias lock：符号率采样 PD 的混叠锁定。

谐波锁定：乘法器 PD 输入傅里叶级数公共谐波产生 s 曲线。方波×正弦锁奇次亚谐波；方波×方波（XOR）锁奇/奇分数谐波；采样 PD 含全谐波；PFD 无谐波锁定；bit synchronizer 尤易分数谐波误锁。

伪锁定（spurious lock）：16QAM 判决导向 PD 的 s 曲线因判决错误在 ~31°/~38° 出现假稳定零点。对策：扫频冲过、仅用内圈星座点、先 4QAM 捕获再切大星座。

假锁（false lock）：非相锁而是 pull-in 机制畸变。长环（超外差接收机）IF 窄带滤波器等效调制传递函数 Fm(s)；beat note 经环路衰减 η、相移 ψ → VCO 边线反馈产生 PD 直流 $V_{d} \approx (η^{'} K_{d} K /2Δ ω_{i}) cos ψ$ （(14.8)）；cosψ 零点产生 pull-in 电压零点和反极性区 → 稳定 false lock null。单极点无有限 null、两极点 null 不稳定、≥4 极点才有实际假锁；矩形系数滤波器不宜。对策：足够 IF 带宽、快速扫频冲过、鉴频器辅助、split-loop 接收机（McGeehan-Sladen，比例短环+积分长环分离，(14.9)）。

PLL 链锁定失败：数据随机性使各同步器自噪声抖动沿链累积、谱峰≈PLL 带宽处 → 下游周滑；增益峰化加剧（电信规范 ≤0.1 dB → ζ≥4.5）但非根因（一阶环无峰化也失败）；ζ=20-30 仍有失败。jitter attenuator（FIFO+窄带 PLL）成为通用解。

详见 PLL异常锁定现象。

Ch.15 频率合成器（Frequency Synthesizers）

基本配置： $f_{o} = N f_{r} / R = N f_{c}$ （(15.1)）。带宽矛盾：小步进需小 fc/窄带宽 vs 快捕获/压 VCO 抖动需宽带宽。输出分频（fo=Nfc/P，VCO 跑 P 倍频）；多环混频 $f_{1} = f_{r} / R (N_{1} + N_{2} / P_{2} + N_{3} / P_{2} P_{3})$ （(15.2)），步进 fc/(P2P3)，低相噪记录保持者但昂贵。

分频器：模拟型（再生/注入锁定/参量：窄带固定比、高频低功耗低噪声）vs 数字计数器（可编程宽带但更噪更耗电）；计数器输出约束 PD 选型（PFD 主流）；XOR 需后置 ÷2（分辨率降为 2fc）；同步/重同步计数器优于纹波计数器（抖动几乎全来自重同步器）。

dual-modulus： $N_{f b} = NP + A = (N - A) P + A (P + 1)$ （(15.3)），脉冲吞咽，约束 N≥A、A<P，非真正分数 N。

fractional-N：模拟补偿——NCO 溢出控制吞脉冲，平均 $N = N (1 + u_{c} / Q)$ （(15.6)），DAC 从 PD 输出减去 εo[n] 补偿（需 PD 高线性），最大杂散约 −70 dBc。ΔΣ fractional-N：每参考周期改分频比，k 阶噪声整形 $(1 - z^{- 1})^{k}$ ，需 ≥(k+1) 阶 PLL → 带宽收窄矛盾；直流输入→周期极限环→离散谱线（加 dither 或 MASH 初态破周期）。非线性致命：多模分频器模间延迟差、PFD 残余死区/CP 失配 → 高频噪声折返低频不可滤；对策：分频器重同步、PFD 后 S&H 重采样、数字低通 ΔΣ 序列。

噪声传播： $θ_{o} = H (s) θ_{i} + E (s) φ_{o}$ （(15.7)）； $W_{θ o} = ∣ H ∣^{2} W_{φ c} + ∣ E ∣^{2} W_{φ o}$ （(15.9)）；H(s)∝N（反馈分频=倍频器，参考噪声放大 N 倍）（(15.10)）。带宽权衡规则：最优带宽≈参考噪声（×N 后）与 VCO 噪声谱的交越频率；谱形为低频 N 倍参考谱、高频 VCO 谱、中间平台（过长平台=带宽过大）、过渡峰化（“耳朵”）。

其他噪声源：PD 后加性噪声 |H|²/Kd²（大 Kd 有利）；VCO 前加性噪声 |E|²Ko²/(2πf)²（小 Ko 有利、type 2 带通）；分频器相位噪声同参考处理（aliasing 风险）；电荷泵散粒/闪烁噪声；环路滤波器噪声（电阻 4kTR、op-amp ena/ina，(15.12)-(15.15)，注意交叉项）。

详见 PLL频率合成器。

Ch.16 调制器与解调器（Modulators and Demodulators）

PM 调制：Vp 加在 PD 输出后， $θ_{o} = \frac{V _{p}}{K _{d}} H (s)$ （(16.1)），灵敏度 1/Kd。FM 调制：Vf 加 VCO 控制端， $Ω_{o} = K_{o} E (s) V_{f}$ （(16.3)）——E 高通故不能产生直流频偏；大调制指数用 VCO 跑 N 倍频再 ÷N 反馈（相偏缩 1/N）。调制注入法测 PLL：Vp 注入测 Vd=−H·Vp、V1=E·Vp；Vf 注入测 V2=−H·Vf、Vc=E·Vf（(16.4/16.5)）。ΔΣ 调制器无低频/直流限制。

AM：PLL 对 AM 无响应（锁定后 θe≈0， $v_{d} = K_{d} x (t) sin θ_{e}$ ）；需 x̄≠0 才有载波可锁。相干幅度检波（CAD）：vq 移相 90° 相乘， $v_{d q} \approx K_{d} [x (t) - n_{s} / V_{s}]$ （(16.10)），线性叠加无门限（无 squaring loss）、支持过调制/抑制载波（SSB/VSB/I-Q 全是 CAD）。

PM 解调： $V_{d} = K_{d} E (s) θ_{i}$ （(16.12)），带外调制完整出现于 PD 输出；正弦 s 曲线失真——基波系数 J1(Δθ) 峰值在 Δθ=103°；方波子载波更高效（基波 (4/π)sinΔθ）。

FM 解调（PLD）： $V_{c} (s) = M (s) H (s) / K_{o}$ （(16.16)），Ko 必须常数、带宽>消息带宽。FM 噪声： $W_{ν c} = ∣ (2 π f) H ∣^{2} / K_{o}^{2} \cdot W_{n^{'}}$ （(16.19)，抛物线形）；后置滤波后 $SNR_{o} = 3 β^{3} ρ_{i}$ （(16.21/16.22)）——FM 改善因子与理想鉴频器相同，但 PLD 无需限幅器。

FM 门限与 clicks：click=信号+噪声合矢量绕原点一圈（相位 2π 台阶、面积 2π、近似冲激）；Rice click 率预测理想鉴频器门限。PLD click 机制：click 是输入属性，PLL 跟不上部分快速 click（近抵消时幅度小→增益降→更跟不上）→门限扩展。limiter 有害（保持幅度使 PLL 跟上更多 click）→PLD 禁锯齿/矩形/时序 PD；周期 s 曲线非线性反而有利。实测：最优带宽存在、ζ=11.5 最优、最优带宽 PLD 门限比理想鉴频器低 ~2.5 dB；Wiener 线性优化不能指导门限最小化。PID 改进：cosψ=+1 最小方差条件（(16.26)），Novick-Klapper $K τ_{1} τ_{3} / τ_{2} = 1$ 时高频 |H|→0.5，实测显著降门限。门限设计总结 11 条清单：输入滤波最窄、通带平坦、无限幅器、环路带宽大于消息甚至输入滤波带宽、存在最优带宽、实验调优为主、ζ≈11.5、标准二阶非最优、Wiener 无效、微分控制有益等。

详见 PLL调制器与解调器。

Ch.17 杂项应用（Miscellaneous Applications）

数据同步两大路线：复杂信号格式→全数字同步器（Meyr/Mengali 体系）vs 高速简单基带（10-40 Gbps）→模拟 CDR
网络时钟：主从树状；从时钟 PLL 带宽可低至 1 周/天（11.6 µHz）→必须数字环路滤波+非易失积分+DAC；调谐范围 1 ppm
振荡器稳定：窄带（低功率晶体长稳+锁到高功率二级取短稳，PLL=极窄滤波器）vs 宽带（微波振荡器锁到晶体谐波，谐波锁定 PD）
倍频 PLL=固定频率合成器；片上时钟倍频
频率搬移 PLL：fo=fi±fb，纹波产生 fo±2fb 杂散边带；复数镜像抑制 PD（正交混频+双乘法器纹波相消，带宽可超 fb）、简单正交 PD 极性判别防镜像锁
电视：行场同步/色副载波/FM 伴音/VSB 视频相干解调/调谐器合成器
skew 补偿：PLL 使时钟树延迟输出对齐参考时钟
jitter attenuator（与 14.5 呼应）：FIFO 吸收大抖动、窄带 PLL 平滑读时钟、fill gauge 作相偏、数字环路滤波、防溢出/下溢
电机调速：参考频率=目标转速整数倍、音轮/光电传感、机械惯性+摩擦引入低频极点；采样型 PD 在低转速失稳；type 2 必需（免静态相偏支撑转速）、测速机反馈=PID；替代方案：角度编码器+数字 sin/cos+复数 PD（可过零反转）、PWM 驱动

详见 PLL杂项应用。

阅读路径指南

Ch.1 ─→ Ch.2 (传递函数基础) ─→ Ch.3 (图形分析)
                        └──→ Ch.5 (跟踪)
                        └──→ Ch.6 (加性噪声)
                        └──→ Ch.7 (相位噪声)
                        └──→ Ch.8 (捕获)

Ch.4 (数字PLL) ← 需要 Ch.2 基础
Ch.9 (振荡器) ─→ Ch.10 (鉴相器) ─→ Ch.11 (环路滤波器) ─→ Ch.12 (电荷泵PLL)
Ch.13 (数字采样PLL) ← 需要 Ch.4 基础
Ch.14 (异常锁定) ← 需要 Ch.8 基础
Ch.15 (频率合成器) ← 需要 Ch.2/Ch.7/Ch.12 基础
Ch.16 (调制解调器) ← 需要 Ch.5/Ch.6 基础
Ch.17 (杂项应用) ← 基本独立

推荐路径（按读者背景）：

PLL 设计初学者：Ch.1→2→3→5→8
模拟 IC 设计师：Ch.2→9→10→12→15
数字/通信工程师：Ch.4→13→7→16
RF/无线工程师：Ch.2→6→7→9→15
频率合成器设计师：Ch.2→12→15→7

15 个概念笔记索引

#	概念页	对应章节
1	PLL基本结构与传递函数	Ch.1-2
2	PLL图形化分析与稳定性判据	Ch.3
3	数字PLL传递函数与稳定性	Ch.4
4	PLL跟踪性能	Ch.5
5	加性噪声对PLL影响	Ch.6
6	相位噪声对PLL影响	Ch.7 + App.7A-7E
7	PLL锁相捕获过程	Ch.8
8	振荡器设计与相位噪声	Ch.9
9	PLL鉴相器	Ch.10 + App.10A
10	环路滤波器与电荷泵PLL	Ch.11-12
11	数字采样锁相环	Ch.13 + App.13A
12	PLL异常锁定现象	Ch.14
13	PLL频率合成器	Ch.15
14	PLL调制器与解调器	Ch.16
15	PLL杂项应用	Ch.17

关键参考文献

Gardner, F. M. (2005). Phaselock Techniques (3rd ed.). John Wiley & Sons. [全书理论框架]
Viterbi, A. J. (1966). Principles of Coherent Communications. McGraw-Hill. [PLL 噪声理论的先驱工作]
Lindsey, W. C. (1972). Synchronization Systems in Communications and Control. Prentice Hall. [PLL 在噪声中的深入理论]
Meyr, H., & Ascheid, G. (1990). Synchronization in Digital Systems. Wiley. [数字 PLL 的深入处理]
Wolaver, D. H. (1991). Phase-Locked Loop Circuit Design. Prentice Hall. [强调 K 参数的设计方法，与本书互补]
Leeson, D. B. (1966). “A Simple Model of Feedback Oscillator Noise Spectrum.” Proc. IEEE, 54(2), 329-330. [振荡器相位噪声经典模型]
Hajimiri, A., & Lee, T. H. (1998). “A General Theory of Phase Noise in Electrical Oscillators.” IEEE JSSC, 33(2), 179-194. [ISF/LTV 分析]
Demir, A., et al. (2000). “Phase Noise in Oscillators: A Unifying Theory.” IEEE Trans. CAD, 19(5), 655-674. [非线性相位噪声分析]
Rice, S. O. (1963). “Noise in FM Receivers.” In Time Series Analysis, Wiley. [FM click 理论经典]
McGeehan, J. P., & Sladen, F. M. “Split-Loop Receiver.” [假锁消除的 split-loop 架构]

KnowledgeWiki

探索

Gardner Phaselock Techniques 深度解析

关系图谱

Gardner Phaselock Techniques 深度解析

书籍定位

全书结构概览

逐章深度解析

Ch.1-2 基本结构与传递函数

Ch.3 图形化分析（Graphical Aids）

Ch.4 数字 PLL 传递函数（z 域）

Ch.5 跟踪（Tracking）

Ch.6 加性噪声

Ch.7 相位噪声

Ch.8 捕获（Acquisition）

Ch.9 振荡器（Oscillators）

Ch.10 鉴相器（Phase Detectors）

Ch.11 环路滤波器（Loop Filters）

Ch.12 电荷泵 PLL（Charge-Pump PLLs）

Ch.13 数字采样 PLL（Digital Sampled PLLs）

Ch.14 异常锁定（Anomalous Locking）

Ch.15 频率合成器（Frequency Synthesizers）

Ch.16 调制器与解调器（Modulators and Demodulators）

Ch.17 杂项应用（Miscellaneous Applications）

阅读路径指南

15 个概念笔记索引

关键参考文献

相关页面

已有页面（外部连接）

已有来源页

概念页

关系图谱

目录

反向链接