Brandonisio Noise-Shaping ADPLLs 深度解析

Noise-Shaping All-Digital Phase-Locked Loops: Modeling, Simulation, Analysis and Design (Springer, 2014) 是 Francesco Brandonisio 与 Michael Peter Kennedy 合著的 ADPLL 噪声整形专著。与 Banerjee《PLL Performance Simulation and Design》的工程实践/Gardner《Phaselock Techniques》的系统理论/Razavi《Design of CMOS Phase-Locked Loops》的电路级设计不同，本书聚焦于 ADPLL 的量化噪声整形理论、TDC 统一框架、相位噪声解析预测以及高效行为建模方法。

书籍定位

属性	内容
全称	Noise-Shaping All-Digital Phase-Locked Loops: Modeling, Simulation, Analysis and Design
作者	Francesco Brandonisio（Tyndall National Institute）、Michael Peter Kennedy（University College Cork）
丛书	Analog Circuits and Signal Processing (ACSP), Springer
出版	Springer International Publishing, 2014
页数	~180 页，7 章 + Appendix
定位	ADPLL 噪声整形的专题研究方法论专著，侧重数学建模与仿真方法
风格	模型驱动、解析推导与仿真验证并重——建立统一的线性模型框架并与 Matlab 仿真交叉验证
先行知识	离散时间信号处理、ΣΔ 调制基础、PLL 基本概念（参见 PLL基本结构与传递函数）
支持基金	Science Foundation Ireland (08/IN.1/I854)、Microelectronic Circuits Centre Ireland

与其他 PLL 教材的定位差异

对比维度	Brandonisio (2014)	Banerjee (2006)	Gardner (2005)	Razavi (2020)	DaDalt (2018)
侧重	ADPLL 噪声整形建模与分析	工程实践、环路滤波器设计	PLL 系统理论与分析	CMOS 晶体管级设计	Jitter/Phase Noise 理论
ADPLL 覆盖	全量（核心主题）	少量（ΔΣ 分数-N）	少量（数字 PLL 一章）	1 章（Ch.10 DPLL）	无
TDC 架构	系统化框架（6 种架构统一模型）	无	无	有限（Ch.10 简介）	无
Vernier=ΣΔ 证明	首创（本书核心贡献）	无	无	无	无
ΣΔ 时域精度证明	首次不依赖白噪声假设	无	无	无	无
事件驱动 Simulink	详细实现（C/Matlab 代码）	无	无	无	无
PLL 噪声解析预测	ADPLL 专用	含（经验公式为主）	含（通用 PLL）	含（电路级）	含（统计级）
Matlab 脚本	完整提供（7 章 + Appendix）	无	无	无	附录 B
仿真方法	高效事件驱动（最小样本数）	无	无	SPICE/Simulink	Matlab

逐章深度解析

Ch.1 引言（Introduction）

核心主题：概述 ADPLL 相比传统模拟 PLL 的优势（面积节省、可重构性、软件辅助校准），并介绍本书聚焦的 TDC 噪声整形 技术路线。

核心公式/概念：

ADPLL 利用数字电路（累加器、采样器、TDC）替代模拟大电容环路滤波器
Vernier TDC = 一阶 ΣΔ 调制器（本书首次理论证明）
累积式 ADPLL 的 ΣΔ 调制器基础模型（高效仿真的数学基础）

独特贡献：

提出 ADPLL 量化噪声整形的完整分析框架
首次将 Vernier 方法识别为 ΣΔ 调制的特殊情况
提供 不依赖白噪声假设 的噪声整形时域精度分析

概念页映射：

Ch.2 ADPLL 相位数字化（Phase Digitization in All-Digital PLLs）

核心主题：系统回顾四种 ADPLL 架构的相位数字化原理——PFD-plus-TDC-based、TDC-based、flip-flop-based 和 accumulator-based ADPLL。

核心公式/概念：

相位分解：$$\Phi(t) = \Phi_{\text{int}}(t) + \Phi_{\text{frac}}(t) \tag{2.5}

其中整数部分为完整周期计数，分数部分为 $$(t-t_s)/T[n+1]

整数相位（integer part）： $n$ 个完整周期数
分数相位（fractional part）：$$(t-t_s)/T[n+1]

- **相位差测量方程**（累积式 ADPLL）： $$e = \text{out}_{\text{cntRef}} + \text{out}_{\text{TDC}} - \text{out}_{\text{cntDiv}} \tag{2.7}

TDC 输出量化公式：$$\text{out} = \text{res} \cdot \text{floor}(\text{in}/\text{res}) \tag{2.6}

**关键架构比较**： | 特性 | PFD-plus-TDC | TDC-based | Flip-flop-based | Accumulator-based | |------|:----------:|:--------:|:--------------:|:---------------:| | 相位差数字化方式 | 先模拟测量后数字化 | 直接数字化 | 仅判别正负 | 分别数字化后相减 | | 整数部分测量 | 需计数器 | 需计数器 | 不支持 | 内置（累加器） | | TDC 动态范围需求 | 大 | 中 | 极小 | 中 | | 亚稳态影响 | 小（TDC） | 小（TDC） | 小（FF） | **大**（重定时计数器） | | 分数-N 操作 | 需 ΣΔ 分频器 | 需 ΣΔ 分频器 | 需 ΣΔ 分频器 | **ΣΔ 控制 INC** | | 数字滤波器时钟 | Ref/可变 | Ref/可变 | Div | Ref$_R$/Ref | **核心洞察**： - 当相位差的整数部分为零时，PFD-plus-TDC-based、TDC-based 和 accumulator-based ADPLL 的相位数字化模型**等价** - 错误的归一化（始终用 $T_{\text{Ref}}$ 代替 $T_{\text{Div}}$）会导致 **非线性时变斜率** 的 TDC 特性 - Flip-flop-based ADPLL 仅判别相位差正负，**无法**在稳态保持恒定相位差 **§2.9.1 Phase-to-Digital Conversion 相位到数字化转换对比**： - PFD-plus-TDC-based：TDC输出=分数部分，计数器=整数部分，结果=分数/归一化因子 - TDC-based：需偏移补偿使分数部分始终为正，整数部分通过双计数器处理 - Flip-flop-based：输出仅为符号(1 bit)，无法处理整数部分 - Accumulator-based：自然支持整数和分数部分分别处理，INC作为数字化的量纲缩放 **§2.9.2 Metastability 亚稳态详细分析**（原有仅一句话，需补充）： - **延迟链 TDC 亚稳态**：设 $N_{\text{met}}$ 为受亚稳态影响的延迟单元数，则最大相位误差 = $\text{res} \cdot N_{\text{met}}/T_{\text{Ref}}$ - **重定时亚稳态（累积式 ADPLL）**：重定时触发器亚稳态可能导致**丢失一个参考边沿**，产生等于负一个参考周期的错误相位差 - **计数器采样亚稳态（累积式 ADPLL）**：输出采样触发器的亚稳态可在 $[0, 2^b]$ DCO周期范围内产生相位误差，影响远大于 TDC 亚稳态 - **PFD 亚稳态**：当 Ref 和 Div 边沿过近时（零相位差附近）发生，设计非零稳态相位差可避免 **§2.9.3 TDC Dynamic Range 对比**： | 架构 | 所需动态范围 | 原因 | |:----:|:----------:|:----:| | PFD-plus-TDC | **大**（$\pm T_{\text{Ref}}$） | up/down 脉冲可跨越整个参考周期 | | TDC-based | **中**（$T_{\text{Ref}}$内） | 仅需覆盖参考周期内分数部分 | | Flip-flop-based | **极小** | 仅需0/1判别 | | Accumulator-based | **中**（$T_{\text{DCO}}$内） | 仅需测量DCO周期内的分数部分 | **§2.10.1 数字 ΣΔ 调制器引入架构**： - TDC-based ADPLL：ΣΔ 控制分频器 N 实现分数-N - Accumulator-based ADPLL：方案 A — INC 直接设为小数；方案 B — ΣΔ 调制器控制 INC 的小数部分（本书首次提出） - TDC-based 替代方案：引入累加器累积分数 INC + 溢出逻辑 **§2.10.2 数字滤波器时钟选择**： - 推荐使用 **恒定 Ref 时钟**（所有架构中均可实现） - 可变时钟（up/down边沿、Div边沿、Ref$_R$）属性噪时钟，可能导致滤波器性能不稳定 **概念页映射**： - → [[ADPLL相位数字化架构]] --- ### Ch.3 TDC 架构统一框架（A Unifying Framework for TDC Architectures） **核心主题**：用统一的 ADC 框架（单尺度/双尺度）系统化描述 6 种 TDC 架构，**首次证明 Vernier 方法 = ΣΔ 调制**。 **核心公式/概念**： - **Flash ADC 模型**：$$\text{out}_{\text{dec}} = \text{floor}(x/\text{res}_n) \tag{3.2}

延迟链 TDC：resolution = 延迟单元延迟
振荡器型 TDC：$$t_{\text{in}} = M \cdot \text{res}n + \text{th}{q1} - \text{th}_{q2} \tag{3.4}

- **Vernier 分辨率**：$$\text{res}_{\text{Cn}} = \text{res}_{\text{An}} - \text{res}_{\text{Bn}} \tag{3.5}

Vernier 测量方程：$$x = M \cdot \text{res}{\text{Cn}} + \text{th}{\text{err}} \tag{3.14}

**6 种 TDC 架构对比**： | TDC 架构 | 尺度类型 | 分辨率 | 动态范围 | 量化噪声整形 | |----------|:-------:|:------:|:--------:|:-----------:| | 延迟链型 | 单尺度 | 延迟单元延迟 | 延迟线长度 | 无 | | 振荡器型 | 单尺度 | 振荡器周期 | $2^b$ 周期 | 无 | | Vernier 延迟链型 | 双尺度 | $\tau_1 - \tau_2$ | 延迟线长度 | **一阶 ΣΔ**（隐含） | | Vernier 振荡器型 | 双尺度 | $T_1 - T_2$ | 大（计数器） | **一阶 ΣΔ**（隐含） | | 脉冲收缩型 | 双尺度（等效） | 收缩量 | 脉冲链长度 | 一阶 ΣΔ（等效） | | GRO 型 | 双尺度（等效） | GRO 周期 | 大 | **一阶 ΣΔ**（明确） | **核心创新：Vernier 方法作为 ΣΔ 调制** - 本书 **首次** 在文献中证明 Vernier 方法可以视为 ΣΔ 调制的一种特殊情况 - 推导 $$0 \leq x - M \cdot \text{res}_{\text{Cn}} \leq \text{res}_{\text{Cn}} \tag{3.13}

建立 Vernier TDC 的 ΣΔ 行为模型（可用于高效行为仿真）

§3.2 单尺度 TDC 与 Flash ADC：

TDC 操作可完全类比 Flash ADC： $out_{dec} = floor (x / res_{n})$
关键区别：Flash ADC 的阈值比较是并行的，而 TDC 的阈值比较（特别是双尺度TDC）是逐级串行的
单尺度 TDC（延迟链型/振荡器型）的时序行为更接近 Flash ADC

§3.3 Notation 符号系统：

$t_{in}$ 待测时间间隔； $res_{n}$ 分辨率（时间量化步长）
$th_{q}$ 量化余量（残余时间）； $M$ 整数代码
$x$ 连续时间量； $out_{dec}$ 数字化输出
双尺度系统：下标 A 和 B 区分两组尺度， $res_{Cn} = res_{An} - res_{Bn}$ 为有效分辨率

§3.11 TDC Behavioral Models（完整覆盖）：

通用三模块行为模型（Fig 3.29）：
1. Normalized Ideal Duration Measurement — 无限分辨率时间测量
2. Quantization — $floor (\cdot)$ 算子的量化效应
3. Gain — 数字字乘法实现的增益
GRO-TDC 行为模型（Fig 3.31b）：一阶 ΣΔ 调制器表示量化，含 $res_{n}$ 和 $K_{p}$ 增益因子
Vernier TDC 行为模型（Fig 3.32）：引入 Sample & Hold 块实现 $m$ 域（阈值域）到 $i$ 域（测量域）的时间域转换
首次在非噪声整形TDC中， $i$ 与 $m$ 索引无直接关系；而在 GRO-TDC 中两者一致

§3.12 六种 TDC 完整对比：

单尺度（延迟链/振荡器/脉冲收缩）与 Flash ADC 类比，但操作串行而非并行
双尺度（各种 Vernier）自然隐含一阶 ΣΔ 噪声整形
噪声整形 TDC（GRO）是明确实现 ΣΔ 整形的架构

概念页映射：

→ TDC架构统一框架与VernierΣΔ方法 — 已扩展（含符号系统、行为模型、完整对比分析）
→ 数字CMOS PLL架构与TDC-DCO设计（更新）

Ch.4 ADPLL 相位噪声解析预测（Analytical Predictions of Phase Noise in ADPLLs）

核心主题：建立 ADPLL 各模块的线性模型，推导 TDC-based 和 accumulator-based ADPLL 相位噪声的闭式解析预测。

核心公式/概念：

TDC 线性模型：加性量化噪声源，PSD = $$\Delta_{\text{res}}^2 / (12 \cdot f_{\text{ref}})

- **DCO 线性模型**：量化噪声通过 $$\text{NTF}_{\text{DCO}}$$ 整形 - DCO 量化噪声 PSD：$$S_{\Phi,\text{DCO}}(f) = \frac{\Delta_{\text{res}}^2}{12 \cdot f_{\text{ref}}} \cdot |\text{NTF}_{\text{DCO}}(f)|^2

数字滤波器 z 域模型：$$H(z) = K_p + K_i \cdot z^{-1}/(1-z^{-1})

- **全 ADPLL 线性模型**：闭环传递函数 $$H_{\text{cl}}(z) = \frac{G(z)}{1+G(z)}

开环增益：$$G(z) = \text{TDC}{\text{gain}} \cdot H{\text{digital}}(z) \cdot \text{DCO}_{\text{gain}} \cdot z^{-1}/(1-z^{-1})

**§4.2 相位噪声定义**（补充详细推导）： - 信号模型：$\text{osc}(t) = (A + \Delta A(t)) \sin(\omega_0 t + \Phi_0 + \Delta\Phi(t))$ - 小偏差近似 $\Delta\Phi(t) \ll 1$：$\text{osc}(t) \approx A \sin(\omega_0 t) + A \cos(\omega_0 t) \cdot \Delta\Phi(t)$ - 双边PSD → 单边 $L(\Delta\omega)$ 的推导过程 - 相位偏差的双分量模型：$\Delta\Phi(t[n]) = \Phi_{\text{synch}}(t[n]) + \sum_{k=1}^{n} \Phi_{\text{acc}}(t[k])$ - $\Phi_{\text{synch}}$：同步分量（非累积，分频器/PFD等） - $\Phi_{\text{acc}}$：累积分量（振荡器相位漂移，主导项） **§4.3 TDC 模型补充——L阶噪声整形通用公式**： - 零阶（量化器）：$\text{out}_q(z) = t_{\text{in}}(z)/\text{res}_{\text{TDC}} + e_q(z)$ - 一阶（GRO-TDC）：$\text{out}_q(z) = t_{\text{in}}(z)/\text{res}_{\text{TDC}} + (1-z^{-1})e_q(z)$ - L阶通用：$\text{out}_q(z) = t_{\text{in}}(z)/\text{res}_{\text{TDC}} + (1-z^{-1})^l e_q(z)$ - PSD通用公式：$S_{\text{out}}(z) = S_{\text{in}}(z) + |H_{\text{nsTDC}}|^2 S_{\text{eq}}(z)$ - 幅频响应（s域）：$|H_{\text{nsTDC}}(e^{j\Omega T_s})|^2 = (2 - 2\cos(T_s\Omega))^l$ **§4.4 DCO 模型补充——基于 LC-tank 的物理建模**（原文详细推导，现有概念页仅覆盖数学模型）： - **LC-tank DCO 结构**：由电感(L)、电容矩阵(C)、损耗补偿电路组成 - **频率方程**：$f_0 = 1/\sqrt{LC}$，电容变化 $\Delta C$ 时 $f_{\text{DCO}} = 1/\sqrt{L(C+\Delta C)}$ - **泰勒展开线性化**：$f_{\text{DCO}} \approx 1/\sqrt{LC} + K_{\Delta C} \Delta C$，其中 $K_{\Delta C} = -L / [2\sqrt{(LC)^3}]$ - **有限分辨率量化**：$\Delta C_q = \text{res}_{\text{DCO}} \cdot \text{floor}(\Delta C/\text{res}_{\text{DCO}})$ - **非线性效应**：$f_{\text{DCOq}} = 1/\sqrt{L(C+\Delta C_q)}$ 引入非线性频率步长 - 提供完整的 DCO 物理参数到数字控制字的映射关系 **§4.5 数字滤波器**：从 s 域到 z 域的详细设计方程（含双线性变换推导、系数计算公式） **§4.6 全 ADPLL 模型**：完整 z 域传递函数推导，包括噪声源到输出的完整传递函数矩阵 **§4.7 Mixed-Signal Models（全新补充）**： - **混合 s-z 域模型**（Fig 4.23）：引入 AtoD（TDC）和 DtoA(hold)（DCO）转换模块 - **关键假设**：ADPLL 带宽 $\ll F_{\text{Ref}}$ → 频谱复制被 sinc 函数衰减可忽略 - **Hold 操作**：周期 = $T_{\text{Ref}}$，引入 sinc 幅度响应 - **s-z 域统一**：通过双线性变换关联 - 该模型可用 **Verilog-AMS** 或 **Simulink** 实现（Ch.6 的方法） **§4.8 An Example TDC-Based ADPLL（全新补充——完整设计实例）**： - **设计规格**：$F_{\text{Ref}} = 10\text{MHz}$，自由振荡频率 $1\text{GHz}$，DCO 相噪 $-130\text{dBc/Hz}@1\text{MHz}$ - **环路架构**：Type-II ADPLL，二阶环路滤波器 → 三阶系统传递函数 - 使用 **PLL Design Assistant**（Perrott）确定设计参数 - PFD/VCO 增益等效映射到 TDC/DCO 增益 - VCO 相噪作为 ADPLL 相噪的**性能下限**（无限分辨率下的理想基线） **§4.9-4.12 四种仿真场景（补充详细结果和定量分析）**： | 场景 | 关键参数 | 仿真结果 | 白噪声近似有效性 | |:----:|:--------:|:--------:|:--------------:| | 1. 机器精度 TDC/DCO | — | 与解析预测高度吻合 | — | | 2. 有限TDC 10ps | 10 ps TDC | **无dither时预测与仿真不匹配** | **无效** | | 2. 有限TDC 10ps + dither | 10 ps TDC, 白dither | 预测与仿真匹配良好 | **有效** | | 3. 噪声整形TDC | 10 ps名义分辨率 | 带内相噪降低24dB | 不太准确 | | 4. 有限TDC+DCO | 10 ps + 0.1 fF | DCO量化噪声在带内占主导 | 需dither | **定量结论**：噪声整形 TDC 在 $10^5$ Hz 偏移处的 TDC 相噪最大值 $-130\text{dBc/Hz}$，而有限TDC（加dither）为 $-106\text{dBc/Hz}$，改善 **24 dB**。 | 场景 | TDC 精度 | DCO 精度 | 相噪主导源 | 结论 | |:----:|:---------:|:---------:|:----------:|:----:| | 1 | 机器精度 | 机器精度 | 无量化噪声 | 理想基线 | | 2 | 有限分辨率 | 机器精度 | TDC 量化 | TDC 噪声带内整形 | | 3 | 噪声整形 | 机器精度 | TDC 整形噪声 | 带内噪声被推至高频 | | 4 | 有限分辨率 | 有限分辨率 | TDC + DCO 量化 | 联合优化设计 | **验证方法**： - Matlab 仿真与 "PLL Design Assistant"（Perrott）交叉验证 - 推导的解析预测与仿真结果 **高度吻合** **概念页映射**： - → [[ADPLL相位噪声解析预测]] - → [[相位噪声对PLL影响]]（更新） --- ### Ch.5 噪声整形与抖动优势（Advantages of Noise Shaping and Dither） **核心主题**：在不依赖白噪声近似的条件下，严格证明 ΣΔ 调制器+移动平均滤波器相比量化器+移动平均滤波器的时域精度优势。 **核心公式/概念**： - **量化器 + 移动平均**：输出 $$y_q[n]$$，量化误差 $$e_q[n] = y_q[n] - (x[n] + \text{dtr}[n])

ΣΔ 调制器 + 移动平均：输出 $y_{sd} [n]$ ，整形误差 $$e_{\text{sd}}[n]

- **零阶抖动 vs 一阶整形抖动**的精度比较： - **最大差比较**：$$\max|y_{\text{sd}} - x| < \max|y_q - x|

方差比较：$$\text{Var}(y_{\text{sd}}) < \text{Var}(y_q)

**核心洞察**： - 文献中通常从**频域**分析 ΣΔ 调制和抖动的优势，但频域分析依赖白噪声近似 - 白噪声近似在 ΣΔ 调制器输出存在 **tone** 时失效 - 本书提供 **时域** 替代分析，不依赖白噪声近似 - 严格证明一阶噪声整形+抖动相比零阶抖动具有 **严格更小** 的误差界 **§5.2 量化器与 ΣΔ 调制器加 Dither 的详细分析**： - Dither 信号 $d_{\text{tr}}[n]$ 在 $[-\Delta_d/2, \Delta_d/2]$ 上均匀分布 - Dither 可经零阶（$h_{\text{dtr0}}[n] = \delta[n]$）或一阶（$h_{\text{dtr1}}[n] = \delta[n-1] - \delta[n]$）整形 - 四种配置组合（量化器/ΣΔ × 零阶/一阶 dither）的完整精度分析 **§5.3 零阶 vs 一阶整形 Dither 对比**： - **最大差值对比表**（Table 5.2）： - 量化器+零阶dither：$1 + \Delta_d$（不随 $N_{\text{avg}}$ 改善） - ΣΔ+零阶dither：$2/N_{\text{avg}} + \Delta_d$（随 $N_{\text{avg}}$ 线性改善） - ΣΔ+一阶dither：$2(1+\Delta_d)/N_{\text{avg}}$（最优） - **$99.7\%$ vs $100\%$ 区间对比**：当 $N_{\text{avg}} > 10$ 时，ΣΔ 的 $100\%$ 区间小于量化器的 $99.7\%$ 区间 - 一阶整形 dither 提供**严格边界**（$100\%$），零阶依赖高斯近似（$99.7\%$） **概念页映射**： - → [[噪声整形与抖动优势时域分析]] - → [[反馈噪声整形与MOD1深度分析]]（更新） --- ### Ch.6 累积式 ADPLL 高效建模与仿真（Efficient Modeling and Simulation of Accumulator-Based ADPLLs） **核心主题**：解决 ADPLL 混合信号行为仿真的核心挑战，实现最小样本数的**事件驱动 Simulink 模型**。 **核心公式/概念**： - **混合信号仿真五大挑战**： 1. 固定时间点的事件生成（参考振荡器边沿） 2. 变步长适应性（DCO 频率变化） 3. 时间量化（TDC 分辨率限制） 4. 长仿真时间（低频参考信号下） 5. 多时钟域与亚稳态 - **§6.2 混合信号系统基本概念**： - 模拟信号：信息与连续取值关联（电压/电流瞬时值） - 数字信号：仅离散电平承载信息 - 连续时间/离散时间：信息关联的时间点集合 - ADPLL 是典型的混合信号系统（模拟 DCO + 数字滤波器 + 模数接口 TDC） - **§6.3 仿真器与微分方程求解器**： - **连续时间仿真器**：求解微分方程组，求解器自主决定时间步长保证精度 - **离散事件仿真器**：有限差分方程，无需数值积分，仅处理事件时刻 - **商用仿真器对比**： | 仿真器 | 类型 | 支持混合信号 | 语言 | |:------:|:----:|:----------:|:----:| | Matlab/Simulink | 连续/离散 | 有限（单一求解器） | M/S-function | | Cadence AMS Designer | **单引擎混合** | **完全支持** | Verilog-AMS | | Xilinx ISim/ModelSim | 离散事件 | 否 | Verilog/VHDL | - **§6.4 混合信号 SoC 设计流程**： - 从系统规格 → 架构设计 → 行为建模 → RTL/模拟实现 → 物理设计 → 验证的全流程 - ADPLL 的行为模型在此流程中位于**架构设计阶段**，用于快速评估设计空间 - **参考振荡器事件驱动模型**：只在上升沿产生事件 - **简单 DCO 模型**：直接根据频率控制字计算相位推进 - $$t_{\text{next}} = t_{\text{current}} + 1/f_{\text{DCO}}

改进 DCO 模型：包含相位累加和溢出逻辑
- 相位累加器 $$A_{\text{DCO}}[n+1] = (A_{\text{DCO}}[n] + \text{FCW}) \mod 2

- DCO 周期 = $$A_{\text{DCO}}[n]/f_{\text{clk}}

Simulink S-Function 实现：C-MEX S-Function 控制仿真循环

仿真策略对比：

策略	精度	仿真时间	适用场景
固定步长连续时间	高	极长	最终验证
事件驱动（本书方法）	匹配	短（最少样本）	设计迭代/行为探索
离散时间线性模型	中等	最短	初始分析

§6.15 仿真结果（全新补充）：

简单高效 DCO（所有边沿）vs 改进高效 DCO（仅显著边沿）的 step 响应完全重叠
仿真时间对比：~2 小时 27 分钟 vs < 1 秒（~10^4 倍加速）

§6.16 复杂度扩展（DCO + ΣΔ 调制器 + 噪声）：

当 DCO 前接数字 ΣΔ 调制器，显著边沿偏移： $t_{eSDM} [n] = t_{e} [n] + Δ t_{SDM} [n]$
当附加噪声时： $t_{eNoise} [n] = t_{e} [n] + Δ t_{Noise} [n]$
偏移量 $Δ t$ 可在已知 ΣΔ 历史输出条件下解析计算，仅需修改预测方程

概念页映射：

→ ADPLL高效事件驱动建模

Ch.7 相位噪声建模与 Matlab 提取（Modelling and Estimating Phase Noise with Matlab）

核心主题：基于 Kundert 方法，展示如何在 Matlab 中对振荡器相位噪声进行建模和提取。

核心公式/概念：

相位噪声建模：$$v(t) = A \cos(2\pi f_0 t + \phi_{\text{noise}}(t))

- $\phi_{\text{noise}}(t)$ 为随机相位偏差 - **Jitter 建模类型**： - **周期抖动** (Period Jitter)：$$J_p = \sqrt{E[(T_n - T_0)^2]}

累加抖动 (Accumulated Jitter)：$$J_a = \sqrt{E[(\sum \Delta T_n)^2]}

- **绝对抖动** (Absolute Jitter)：$$J_{\text{abs}} = \sqrt{E[(\phi(t)/2\pi f_0)^2]}

归一化方法：功率谱密度归一化到载波功率
相位噪声提取步骤：
1. 生成含相位噪声的时域信号
2. 使用 Hilbert 变换提取瞬时相位
3. 去趋势（去除线性相位项）
4. 计算相位噪声 PSD
5. 转换为 $L (f)$ 量纲

Matlab 脚本：

附录 A 提供完整的 PLL 模型 Matlab 脚本
包含 ADPLL 行为模型、相位噪声提取、仿真数据后处理

§7.1.2 Jitter 建模（全新补充——Jitter 的严格数学定义和分类）：

周期抖动（Period Jitter）： $J_{p} = E [(T_{n} - T_{0})^{2}]$ ，衡量每个周期长度的方差
累加抖动（Accumulated Jitter）： $J_{a} = E [(\sum Δ T_{n})^{2}]$ ，随时间线性增长
绝对抖动（Absolute Jitter）： $J_{abs} = E [(ϕ (t) /2 π f_{0})^{2}]$ ，相位偏差的时间域等效
Jitter 建模方法：
1. 生成高斯随机序列 $Δ T [i]$ 作为周期抖动
2. 对 $Δ T [i]$ 进行累积求和得到相位偏差
3. 通过 $ϕ (t_{n}) = 2 π f_{0} t_{n} + \sum Δ T [i]$ 构建含噪信号

§7.1.3 归一化方法（全新补充）：

从仿真/测量 PSD 计算 $L (Δ f)$ 的标准步骤：
1. 计算信号 PSD $S_{osc} (f)$ （如 pwelch）
2. 提取载波功率 $P_{carrier}$
3. $L (Δ f) = S_{osc} (f_{0} + Δ f) / P_{carrier}$
4. 除以频率分辨率带宽 $f_{res}$ → dBc/Hz

概念页映射：

→ 相位噪声建模与Matlab提取 — 已扩展（含 Jitter 三大类型、归一化方法、Matlab建模代码）
→ ADPLL Matlab仿真脚本集 — 新建（Appendix A 完整代码分析页）

附录 A（Matlab Scripts for Simulating ADPLLs）

内容：

完整的 ADPLL Simulink 模型 Matlab 代码（详见 ADPLL Matlab仿真脚本集）
List. 8.1 — 机器精度 TDC/DCO 的 ADPLL 模型（用于建立理想基线）
List. 8.2 — 有限分辨率 TDC + dither 控制的 ADPLL 模型（含 swichTDCdtr/swichDCOdtr 开关变量）
List. 8.3 — 一阶噪声整形 TDC 的 ADPLL 模型
List. A.4 — 含相位噪声的正弦波生成脚本（两级滤波法，周期=512，Jitter~5%）
List. A.5 — 信号 PSD 与相位偏差 PSD 对比（镜像关系验证）
List. A.6 — 理想/噪声振荡器相位噪声提取脚本（pwelch PSD估计）
List. 4.1 — VCO 相位噪声（dBc/Hz）计算的独立脚本（见 ADPLL相位噪声解析预测）
包含全部仿真条件参数（10 ps TDC分辨率、0.1 fF DCO电容分辨率、-130dBc/Hz@1MHz DCO相噪）

核心代码结构（List. 8.2 代表性片段）：

% 参数初始化
resTDC = 10e-12;          % TDC 时间分辨率
dither = swichTDCdtr*(1/3)*randn();  % TDC dither
% TDC 量化
tin(n) = (1/fref)*phase_err(n) + resTDC*dither(n);
outTDC(n) = resTDC*floor(tin(n)/resTDC);
% 数字滤波器 (Zero + Integrator)
out(n) = A*outTDCwithGain(n) + B*outTDCwithGain(n-1) - C*out(n-1);
% DCO LC-tank 模型
c = 10e-12; l = 100e-9;  % 100nH, 10pF
kdcoequivalent = -l/(2*sqrt((l*c)^3));

全章关键公式汇总表

编号	公式	描述	章节
(2.5)	$Φ (t) = Φ_{int} (t) + Φ_{frac} (t)$	相位分解为整数+分数	Ch.2
(2.6)	$out = res \cdot floor (in / res)$	TDC 量化公式	Ch.2
(2.7)	$e = out_{cntRef} + out_{TDC} - out_{cntDiv}$	累积式 ADPLL 相位差	Ch.2
(3.2)	$out_{dec} = floor (x / res_{n})$	Flash ADC 模型	Ch.3
(3.4)	$t_{in} = M \cdot res_{n} + th_{q 1} - th_{q 2}$	振荡器型 TDC 输出	Ch.3
(3.5)	$res_{Cn} = res_{An} - res_{Bn}$	Vernier 分辨率	Ch.3
(3.13)	$0 \leq x - M \cdot res_{Cn} \leq res_{Cn}$	Vernier 测量误差界	Ch.3
(3.14)	$x = M \cdot res_{Cn} + th_{err}$	Vernier 测量方程	Ch.3
—	$S_{Φ, TDC} = Δ_{res}^{2} / (12 \cdot f_{ref})$	TDC 量化噪声 PSD	Ch.4
—	$S_{Φ, DCO} = \frac{Δ _{res}^{2}}{12 \cdot f _{ref}} \cdot ∥ NTF_{DCO} ∥^{2}$	DCO 量化噪声 PSD	Ch.4

与已有知识库的交叉引用

被更新的概念页

数字CMOS PLL架构与TDC-DCO设计 — 追加 ADPLL 四种架构分类、相位数字化原理、Vernier 作为 ΣΔ 理论、事件驱动建模方法论
相位噪声对PLL影响 — 追加 ADPLL 特定量化噪声解析预测
反馈噪声整形与MOD1深度分析 — 追加时域精度证明方法

新概念页

ADPLL相位数字化架构 — 四种 ADPLL 架构的相位数字化原理
TDC架构统一框架与VernierΣΔ方法 — 6 种 TDC 架构统一模型 + Vernier = ΣΔ 证明
ADPLL相位噪声解析预测 — 线性模型 + 相噪闭式解析预测
噪声整形与抖动优势时域分析 — 时域精度严格数学证明
ADPLL高效事件驱动建模 — Simulink 事件驱动最小样本建模
相位噪声建模与Matlab提取 — Kundert 方法 Matlab 实现
ADPLL Matlab仿真脚本集 — 附录 A 完整 Matlab 代码分析与说明（List.8.1-8.3, A.4-A.6）

关联的已有概念页

PLL基本结构与传递函数 — PLL 基本架构和传递函数框架
PLL频率合成器 — ADPLL 在频率合成中的应用
Jitter与Phase Noise关系 — 相位噪声提取方法学
Hybrid PLL架构与技术 — GRO-TDC 在 Hybrid PLL 中的应用

KnowledgeWiki

探索

Brandonisio Noise-Shaping ADPLLs 深度解析

关系图谱

Brandonisio Noise-Shaping ADPLLs 深度解析

书籍定位

与其他 PLL 教材的定位差异

逐章深度解析

Ch.1 引言（Introduction）

Ch.2 ADPLL 相位数字化（Phase Digitization in All-Digital PLLs）

Ch.4 ADPLL 相位噪声解析预测（Analytical Predictions of Phase Noise in ADPLLs）

Ch.7 相位噪声建模与 Matlab 提取（Modelling and Estimating Phase Noise with Matlab）

附录 A（Matlab Scripts for Simulating ADPLLs）

全章关键公式汇总表

与已有知识库的交叉引用

被更新的概念页

新概念页

关联的已有概念页

关系图谱

目录

反向链接