Razavi Design of CMOS PLLs 深度解析

Design of CMOS Phase-Locked Loops (Cambridge, 2020) 是 Behzad Razavi 的 PLL 专著，从晶体管级电路设计到系统架构，系统覆盖 CMOS PLL 设计的全部核心主题。与 Gardner Phaselock Techniques 的系统/理论视角互补，本书侧重 CMOS 电路仿真驱动设计。

---

书籍定位

属性	内容
全称	Design of CMOS Phase-Locked Loops: From Circuit Level to Architecture Level
作者	Behzad Razavi
出版	Cambridge University Press, 2020
页数	~500 页，15 章
定位	研究生/高级工程师 PLL 设计教科书
风格	仿真驱动、探索式设计——先预测→再仿真→比对→修正，展示设计失败与迭代过程
先行知识	基本 MOS 器件物理、小信号模型（参见 Razavi Design of Analog CMOS ICs）

与其他教材的定位差异

对比维度	Razavi PLL (2020)	Gardner (2005)	DaDalt (2018)	Razavi Analog (2016)
侧重	CMOS 晶体管级 PLL 设计	PLL 系统理论与分析	Jitter/Phase Noise 理论	通用模拟 CMOS 设计
数学深度	中等（直觉+仿真验证）	高（严格推导）	高（统计/频域）	中等
振荡器覆盖	5 章（Ch.1-6，极其详细）	1 章（Ch.9）	1 章（Ch.4）	1 章（Ch.15）
PLL 架构	模拟+数字 PLL	模拟+数字+采样 PLL	无	1 章（Ch.16）
DLL/CDR	3 章专论	简要	Ch.7 Wireline CDR	无
RF 合成	1 章（含 ΔΣ 分数-N）	1 章（Ch.15）	无	无
分频器	1 章（Ch.15，全覆盖）	简要	无	无
设计实例	大量仿真驱动	较少	无	经典例题
仿真使用	核心教学工具	无	无	无

---

逐章深度解析

Ch.1 振荡器基础（Oscillator Fundamentals）

核心主题：从最基本的反馈系统出发，建立振荡器分析的三种方法和两大拓扑（环形/LC）的基础。

关键公式与概念：

• Barkhausen 起振条件：$|H(j{\omega }_0)|=1$，$\angle H(j{\omega }_0)=180°$
• 三种分析方法：(1) 开环传递函数 $H(j{\omega }_0)=-1$；(2) 初始条件释放法；(3) 节点阻抗趋于无穷法
• N 级环形振荡器：$f_{osc}=\frac{1}{2N{T}_D}$，每级相移 $\frac{180°}{N}$
• 每级所需增益：$g_m{R}_D=\sqrt{{\tan }^2\frac{180°}{N}+1}$（$N=3$ 时 $g_m{R}_D=2$）
• LC 槽路：$Q=\frac{R_p}{{\omega }_{0}L}={\omega }_0{R}_{p}C$，串联电阻 $R_S$ 转换为并联 $R_p\approx \frac{L_1^2{\omega }^2}{R_S}$
• 交叉耦合 LC 振荡器：起振条件 $g_m{R}_p\ge 1$，差分摆幅 $V_{pp,diff}=\frac{8}{\pi }{I}_{SS}{R}_p$
• 负阻视角：交叉耦合对产生 $-2/g_m$ 负阻，抵消槽路损耗 $R_p$
• 三点式振荡器（Colpitts）：$R_S=\frac{g_m}{C_1{C}_2{\omega }_0^2}$，${\omega }_0=1/\sqrt{L_1\frac{C_1{C}_2}{C_1+C_2}}$
• VCO 模型：${\omega }_{out}={\omega }_0+K_{VCO}{V}_{cont}$，${\varphi }_{ex}=K_{VCO}\int V_{cont}(t)dt$

与 Gardner 差异：Gardner Ch.9 从系统视角讨论 VCO 属性需求；Razavi Ch.1 从晶体管级推导振荡条件和拓扑选择。

---

Ch.2 Jitter 与 Phase Noise 导论

核心主题：建立 Jitter 和 Phase Noise 的基本概念框架，分析噪声对性能的影响。

关键公式与概念：

• 噪声复习：热噪声 $\overline{v_n^2}=4kTR$，器件闪烁噪声 $K/(C_{ox}WL\cdot f)$
• 噪声随时间积累：${\sigma }_t^2\propto t$（随机游走特性）
• Jitter 定义：Absolute jitter $a_k=t_k-kT$，Period jitter $p_k=T_k-T$
• Phase Noise 定义：$\mathcal{L}(f)=10{\log }_{10}(S_{\phi }(f)/2)$ [dBc/Hz]
• 窄带 FM 近似的局限性：仅适用于小调制指数情形
• Jitter 与 Phase Noise 关系：${\sigma }_a^2=\frac{1}{{\omega }_0^2}{\int }_0^{\infty }{S}_{\phi }(f)df$
• Phase Noise 与功率折衷：增大信号功率 $P_s$ → 降低噪声基底
• Jitter 类型：Random jitter (RJ) vs Deterministic jitter (DJ)
• 相位噪声机制：相位噪声 vs 频率噪声的区分

与 DaDalt 差异：DaDalt Ch.3 侧重频域-时域双向转换的数学框架；Razavi Ch.2 侧重直觉理解和振荡器噪声机制。

---

Ch.3 反相器环形振荡器设计（Design of Inverter-Based Ring Oscillators）

核心主题：从相位噪声方程出发，系统探索反相器环形振荡器的设计空间。

关键公式与概念：

• 环形振荡器相位噪声通用方程：$\mathcal{L}(\Delta f)\propto \frac{kT}{P}\cdot \frac{f_0^2}{\Delta f^2}$（$1/f^2$ 区）
• 频率降低方法：(1) 增大节点电容；(2) 增加级数；(3) 增大晶体管长度；(4) 分频
• 晶体管噪声仿真方法：分离各器件噪声贡献
• 参考振荡器相位噪声对比基准
• 频率调谐：连续调谐（变容管/可变电阻）与离散调谐（电容阵列）
• 供电噪声问题：电压调节（LDO）与电流调节方案

与 Gardner 差异：Gardner 仅简要提及环形振荡器；Razavi 用整章进行设计探索，展示参数扫描与仿真驱动优化。

---

Ch.4 差分与多相环形振荡器（Design of Differential and Multiphase Ring Oscillators）

核心主题：差分环形振荡器的设计方法、多相位生成、与反相器环的对比。

关键公式与概念：

• 差分环振 vs 反相器环：差分结构抑制共模噪声（电源/衬底），但面积和功耗更大
• 两级环振：利用正交输出实现 4 相位
• 线性缩放（Linear Scaling）：保持 $g_m{R}_D$ 不变按比例缩放器件尺寸
• 调谐技术：电阻调谐、变容管调谐、级数切换调谐
• 耦合振荡器：两个环振耦合产生正交输出
• 直接正交生成与插值正交生成
• LC 负载环振：混合拓扑

---

Ch.5 LC 振荡器设计（LC Oscillator Design）

核心主题：电感建模、LC 振荡器相位噪声的严格分析、逐步设计流程。

关键公式与概念：

• 电感建模：螺旋电感的 $R_S$、$L_s$、衬底寄生、趋肤效应
• Cyclostationary 噪声：振荡器中噪声源被周期性调制
• 交叉耦合对注入噪声：$\overline{i_n^2}=4kT\gamma g_m$，通过 ISF 转换为相位噪声
• Tail 噪声：
  • Tail 热噪声：通过混频上变换到 ${\omega }_0$ 附近
  • Tail 闪烁噪声：$1/f$ 噪声上变换为 $1/f^3$ 相位噪声区
  • $1/f^3$ 区机制：ISF 的 DC 分量 ${\Gamma }_{dc}\ne 0$ 导致 flicker 上变换
• Tail 电容效应：$C_{tail}$ 抑制 tail 节点的二次谐波电压
• 逐步设计实例：从规格→器件尺寸→频率调谐→相位噪声验证

---

Ch.6 高级振荡器概念（Advanced Oscillator Concepts）

核心主题：脉冲响应相位噪声分析（ISF）的深入、高级拓扑、正交生成。

关键公式与概念：

• ISF 深入分析：$\Gamma ({\omega }_{0}t)$ 的 Fourier 展开，$c_0$（DC 分量）与 flicker 上变换
• Cyclostationary 噪声严格处理
• 电流受限 vs 电压受限相位噪声区域
• 互补交叉耦合对：NMOS + PMOS 互补结构，相同电流下 $g_m$ 翻倍
• Class-C 振荡器：导通角 $<180°$，效率更高，相位噪声更优
• 分频降低相位噪声：${\mathcal{L}}_{div}={\mathcal{L}}_{osc}-20\log N$
• 正交生成技术：分频法、耦合 LC 振荡器法

---

Ch.7 基本 PLL 架构（Basic PLL Architectures）

核心主题：从鉴相器到电荷泵 PLL 的完整架构推导。

关键公式与概念：

• 鉴相器（PD）：乘法器型、序列型、PFD
• 简单 PLL：$\frac{{\Phi }_{out}}{{\Phi }_{in}}(s)=\frac{K_{PD}{K}_{VCO}F(s)}{s+K_{PD}{K}_{VCO}F(s)}$
• 频率倍增：${\omega }_{out}=N{\omega }_{ref}$
• PFD/CP 级联：$\frac{I_{out}}{{\Phi }_e}=\frac{I_{CP}}{2\pi }$
• CP-PLL 传递函数：二阶 Type 2 PLL
  • ${\omega }_n=\sqrt{\frac{I_{CP}{K}_{VCO}}{2\pi N{C}_1}}$（一阶近似）
  • 相位裕度计算与 $R_1$、$C_1$、$C_2$ 的选择
• 高阶环路：三阶/四阶滤波器的极点配置

与 Gardner 差异：Gardner 从线性系统理论推导 PLL 传递函数；Razavi 从电路实现角度逐步构建 PFD→CP→滤波器→VCO。

---

Ch.8 PLL 设计考虑（PLL Design Considerations）

核心主题：CP-PLL 的各种非理想效应与改进方案。

关键公式与概念：

• 连续时间近似的局限性：当 ${\omega }_n$ 接近 ${\omega }_{ref}/10$ 时离散效应显著
• PFD 问题：死区（Dead Zone）与复位脉冲宽度
• 电荷泵问题：
  • Up/Down 时偏（skew）→ 参考杂散
  • 电压裕度与沟道长度调制 → 电流失配
  • 随机失配 → 静态相位误差
  • 时钟馈通与电荷注入
• 改进型电荷泵：差分结构、运放辅助匹配
• 离散 VCO 调谐：数字校准选择频段
• 采样滤波器降低纹波
• 环路滤波器漏电
• 滤波器电容缩减技术
• 带宽 vs 杂散折衷
• PLL 相位噪声：
  • 输入噪声整形：$|H(s){|}^2$（低通）
  • VCO 噪声整形：$|1-H(s){|}^2$（高通）
  • 电荷泵噪声：$\overline{i_{n,CP}^2}$ 经低通整形
  • 环路滤波器噪声：电阻热噪声
  • 电源噪声

---

Ch.9 PLL 设计实例（PLL Design Study）

核心主题：从规格到完整 PLL 设计的端到端流程。

关键流程：

1. PFD 设计：D 触发器 + 复位逻辑
2. 电荷泵迭代设计：4 代 CP 设计探索，逐步改善匹配和裕度
3. 行为仿真：环路简化→动力学验证→纹波效应
4. 传递函数仿真：单极点近似、FM 源法、随机相位调制法
5. VCO 相位噪声：建模与 PLL 内抑制验证
6. 环路滤波器噪声验证
7. 参考倍频：倍频器设计与 PLL 重设计
8. 反馈分频器设计：拓扑选择与电路实现
9. 锁定检测器用于校准

---

Ch.10 数字锁相环（Digital Phase-Locked Loops）

核心主题：DPLL 的完整架构——TDC、DCO、数字滤波器。

关键公式与概念：

• TDC 基础：Flash 型（延迟链 + 触发器），分辨率 = 单级延迟
• TDC 插值：利用电阻/电容分压实现亚延迟分辨率
• Vernier TDC：两条不同延迟链实现更高分辨率
• TDC 量化噪声：$S_q(f)=\frac{{\Delta }^2}{12f_{ref}}$（均匀量化白噪声模型）
• TDC 动态范围：$DR=20{\log }_{10}\left(\frac{T_{range}}{\Delta }\right)$
• DCO 架构：
  • 离散频率问题：电容阵列的量化步长 $\Delta C$
  • DAC 原理：二进制加权 vs 温度计编码
  • 矩阵架构：粗/中/细三级调谐
• 数字环路滤波器：$D(z)=K_P+\frac{K_I}{1-z^{-1}}$（PI 控制器）
• 模拟与数字 PLL 对应：CP ↔ TDC，VCO ↔ DCO，RC 滤波器 ↔ 数字 PI

与 Gardner 差异：Gardner Ch.13 覆盖数字采样 PLL（NCO + 混合 PD）；Razavi Ch.10 覆盖全数字 PLL（TDC + DCO + 数字 LF），更贴近现代 SoC 实现。

---

Ch.11 延迟锁定环（Delay-Locked Loops）

核心主题：DLL 的原理、设计和高级应用。

关键公式与概念：

• DLL 基本结构：PD → 环路滤波器 → 延迟线（非 VCO）
• 一阶系统：$\frac{{\Phi }_{out}}{{\Phi }_{in}}(s)=\frac{K_{PD}{K}_{DL}}{1+K_{PD}{K}_{DL}}$（低通，无条件稳定）
• 延迟级数选择：$N=T_{ref}/t_d$
• 非理想效应：PFD/CP 失配、供电噪声、相位噪声
• 多相位生成：DLL 天然提供等间距多相位
• 频率倍增 DLL：利用多相位合成高频时钟
• DLL/PLL 混合架构
• 相位插值：在两相位之间线性插值产生任意相位
• 占空比校正（DCC）

---

Ch.12 RF 合成（RF Synthesis）

核心主题：整数-N 和分数-N 频率合成器的设计，$\Delta \Sigma$ 调制在 PLL 中的应用。

关键公式与概念：

• 整数-N 合成器：$f_{out}=N\cdot f_{ref}$，噪声 $L_{out}=L_{in}+20\log N$
• 分数-N 合成器：$f_{out}=(N+\alpha )\cdot f_{ref}$
• 模数随机化：用伪随机序列打散量化杂散
• 噪声整形：$\Delta \Sigma$ 调制器将量化噪声推向高频
  • 一阶：$NTF(z)=1-z^{-1}$，带内噪声 $\propto OS{R}^{-3}$
  • 高阶：$NTF(z)=(1-z^{-1}{)}^L$
• 离散时间模型：$\Delta \Sigma$ PLL 的 z 域分析
• 非线性效应：CP 非线性导致 $\Delta \Sigma$ 噪声折叠回带内
• 量化噪声降低：
  • DAC 前馈消除
  • DTC（数字-时间转换器）噪声消除
  • 参考频率倍频

---

Ch.13 时钟与数据恢复基础（Clock and Data Recovery Fundamentals）

核心主题：从随机数据中提取时钟的基本原理。

关键公式与概念：

• NRZ 数据频谱：$S(f)\propto {\text{sinc}}^2(f{T}_b)$，无离散时钟分量
• 边沿检测时钟恢复：非线性处理（整流/平方）提取时钟频率
• 锁相时钟恢复：PD + 环路滤波器 + VCO
• Bang-bang PD：1-bit 量化，增益 $K_{BB}\propto$ 数据转换密度
• Alexander PD：3-sample 线性 PD，输出与相位误差成比例
• Hogge PD：2-sample 线性 PD，更简单的实现
• 数据摆幅问题与解决方案

---

Ch.14 高级时钟与数据恢复（Advanced CDR Principles）

核心主题：半速率 PD、无振荡器 CDR、频率捕获、Jitter 特性。

关键公式与概念：

• 半速率 PD：用 $f_{clk}=f_{data}/2$ 时钟恢复数据
• 半速率 Bang-bang PD 与半速率线性 PD
• 无振荡器 CDR：
  • DLL-based：用 DLL 代替 VCO
  • PI-based：相位插值器代替 VCO
  • 数字 CDR：全数字实现（TDC + 数字 LF + DCO/PI）
• 频率捕获：频率检测器辅助锁定
• Jitter 特性：
  • Jitter 生成（Generation）
  • Jitter 传递（Transfer）：$H_{jitter}(s)=\frac{{\Phi }_{out}}{{\Phi }_{in}}(s)$
  • Jitter 容忍（Tolerance）：CDR 能跟踪的最大输入 jitter

---

Ch.15 频率分频器（Frequency Dividers）

核心主题：分频器的电路设计和噪声分析。

关键公式与概念：

• 静态锁存器：交叉耦合反相器，保持状态
• 动态锁存器：利用电容存储，更快但需刷新
• 除 2 电路：主从触发器
• 双模预分频器：$P/P+1$ 模，实现可编程分频
• 脉冲吞咽分频器：$N=P\cdot M+S$
• Vaucher 分频器：级联双模单元
• Miller 分频器：利用混频实现分数分频
• 注入锁定分频器（ILFD）：高 Q 谐振器被注入信号锁定
• 分数分频器：$\Delta \Sigma$ 控制分频模数
• 分频器延迟与相位噪声：${\mathcal{L}}_{div}={\mathcal{L}}_{in}-20\log N$

---

与已有知识图谱的关联

概念页映射

概念页	本书覆盖章节
振荡器设计与相位噪声	Ch.1-6（核心扩展）
Jitter与Phase Noise关系	Ch.2（补充）
电路中的Jitter与Phase Noise	Ch.2-6（补充）
PLL基本结构与传递函数	Ch.7（补充）
PLL鉴相器	Ch.7（补充）
环路滤波器与电荷泵PLL	Ch.7-9（核心扩展）
相位噪声对PLL影响	Ch.8（核心扩展）
PLL频率合成器	Ch.12（核心扩展）
数字CMOS PLL架构与TDC-DCO设计	Ch.10（新建）
延迟锁定环DLL原理与设计	Ch.11（新建）
时钟与数据恢复CDR原理	Ch.13-14（新建）
频率分频器设计	Ch.15（新建）

---

参考

• Razavi, B. (2020). Design of CMOS Phase-Locked Loops: From Circuit Level to Architecture Level. Cambridge University Press. ISBN 978-1-108-49454-0.
• Gardner Phaselock Techniques 深度解析 — PLL 系统理论
• DaDalt Jitter and Phase Noise 深度解析 — Jitter/Phase Noise 理论
• Razavi Design of Analog CMOS ICs 深度解析 — 同一作者的模拟 CMOS 教材
• Behzad Razavi — 作者生平