Kim GRO-TDC Hybrid PLL 深度解析

Dongin Kim, Seonghwan Cho（KAIST）提出在 HPLL 的 I-path 中使用 GRO-TDC（而非 BBPD）降低带内相位噪声。关键发现：GRO-TDC 的量化噪声在低频段被整形压低 → I-path 增益 $K_I$ 可增大（与 BB-HPLL 设计相反） → 进一步减小 P-path 噪声贡献。

---

基本信息

属性	值
标题	A Hybrid PLL Using Low-Power GRO-TDC for Reduced In-Band Phase Noise
作者	D. Kim, S. Cho
期刊	IEEE TCAS-II, Vol.66, No.2, February 2019
工艺	65 nm CMOS
频率	4.8 GHz
功耗	2.22 mW @1.0 V
Jitter	2.08 ps RMS
In-band PN 改善	13 dB（vs 传统 BB-HPLL）

---

vs 已有来源定位

维度	Ferriss 2014 BB-HPLL	Kim 2019 GRO-HPLL
I-path PD	BBPD（1-bit）	GRO-TDC（多 bit，噪声整形）
I-path 噪声	大（BBPD 量化噪声平坦）	小（GRO-TDC 低频噪声整形）
$K_I$ 设计方向	$K_I\ll K_P$（减小 BBPD 噪声泄漏）	$K_I$ 可增大（减小 P-path 噪声贡献）
P-path PD	独立 PFD	共享同一 PD（无失配→低杂散）

---

§II. 噪声传递函数分析

HPLL 双路径噪声 TF

$$\frac{{\varphi }_{OUT}}{{\varphi }_{n,A}}=\frac{sN{K}_P}{s^{2}N+s{K}_P+K_I}\text{(P-path → bandpass)}$$ $$\frac{{\varphi }_{OUT}}{{\varphi }_{n,D}}=\frac{N{K}_I}{s^{2}N+s{K}_P+K_I}\text{(I-path → lowpass)}$$

连续时间近似有效条件：$f_{ref}>10\times f_{BW}$

闭环极点

$${\omega }_{P1}\approx \frac{K_I}{K_P},{\omega }_{P2}\approx {\omega }_{BW}\approx \frac{K_P}{N}$$

假设 PLL 有足够相位裕度且 ${\omega }_{P2}\gg {\omega }_{P1}$。

关键设计洞察

• ${\omega }_{P1}$ 控制 P/I 路径噪声贡献的权衡
• 传统 BB-HPLL：${\varphi }_{n,D}$ 大（BBPD 量化噪声）→ 需 ${\omega }_{P1}$ 小 → $K_I\ll K_P$
• 本论文 GRO-HPLL：${\varphi }_{n,D}$ 在低频小（GRO-TDC 噪声整形）→ 可增大 ${\omega }_{P1}$ → 减小 ${\varphi }_{n,A}$ 贡献

GRO-TDC vs DPLL 全数字方案

• GRO-TDC 用于 DPLL P-path → 粗延迟单元量化噪声 → 带外噪声增加
• HPLL 中 P-path 为模拟（switched RC）→ 无 GRO-TDC 量化噪声泄漏 → 更优

---

§III. 电路实现

P-path：PD + switches + capacitors（无 op-amp/电流源）→ 低功耗

• 故意引入静态相位偏移 → 仅 UP 信号有效 → 简化 P-path 设计

I-path：GRO-TDC + 数字积分器

• GRO-TDC 提供低频高分辨率量化

共享 PD：P/I 路径共用同一 PD → 无 P/I 路径 PD 失配 → 无需可编程延迟线（消除杂散）

---

§IV. 测量结果

参数	传统 BB-HPLL	本论文 GRO-HPLL
In-band PN	baseline	-13 dB
Jitter	—	2.08 ps RMS
功耗	—	2.22 mW
频率	—	4.8 GHz

---

关键贡献总结

1. 首次系统分析 HPLL P/I 路径噪声 TF 并给出 ${\omega }_{P1}$, ${\omega }_{P2}$ 设计准则
2. 发现 GRO-TDC HPLL 中 $K_I$ 应增大（与 BB-HPLL 相反）
3. 共享 PD → 无 P/I 路径失配 → 低杂散
4. In-band PN 改善 13 dB vs BB-HPLL

---

双向链接

概念页：

• Hybrid PLL架构与技术 — §2 (噪声 TF), §3.2 (GRO-TDC)
• 相位噪声对PLL影响 — 噪声传递分析
• 数字CMOS PLL架构与TDC-DCO设计 — TDC 量化噪声

实体页：

• Seonghwan Cho — 通讯作者

其他来源：

• Ferriss IBM 20-28GHz Dual-Path PLL 深度解析 — BB-HPLL 先驱
• 清华 CP-less Hybrid PLL 与 BLE TX 深度解析 — 继承 hybrid 架构，无 CP