数据转换器基础

数据转换器（ADC/DAC）是模拟和数字世界之间的桥梁。Gray §10 提供了 Nyquist 率数据转换器的基础理论框架：从采样和量化的基本原理出发，推导出重要的SQNR（信号-量化噪声比）公式，然后系统介绍各种 Nyquist 率 ADC（Flash、SAR、Pipeline、Algorithmic）和 DAC（电流舵、电阻串、R-2R）的架构与特性，最后介绍校准技术。虽然该章也简要提及 ΔΣ 过采样转换器，但本书已有的 ΔΣ 笔记已覆盖过采样部分，本文侧重 Gray §10 中 Nyquist 率转换器的独有内容。

---

前后关系

前置知识：

• 采样理论基础 — 开关电容采样、kT/C 噪声
• 运算放大器设计 — 比较器、运放在 ADC 中的应用
• 集成电路噪声分析（§7）— 热噪声限制 ADC 的分辨率
• 失调消除技术 — 比较器和 ADC 的失调校准

本书内部链条：

• 数据转换器基础（本文）→ 一阶ΔΣ调制器 和 过采样转换器需求 — 通过过采样进一步提升 SNR
• → CT-ΔΣ积分器实现与OTA架构 — 连续时间 ΣΔ 转换器

外部关联：

• ADC中的噪声分析 — ADC 噪声预算
• DAC设计基础 — 更深入的 DAC 设计专题
• Jitter对数据转换器的影响 — 时钟抖动对采样精度的影响
• 运算放大器设计 — 运放用于 S/H 和 Pipeline ADC

---

原理介绍

10.2 基础理论

采样（Sampling）

采样定理（Nyquist 定理）：

$$f_s\ge 2f_{in,max}$$

• $f_s$：采样频率
• $f_{in,max}$：输入信号的最高频率分量
• 低于 Nyquist 频率 → 混叠（Aliasing）

采样保持电路（S/H）：

• 输入信号在采样相被电压采样到电容上并保持
• 开关导通电阻 $R_{on}$ 和采样电容 $C_s$ 形成 RC 低通，限制定时精度
• 采样误差源：kT/C 噪声、时钟抖动、孔径误差、电荷注入

量化（Quantization）

理想量化器（Gray Fig. 10.2）：

模拟输入 x 被映射到最接近的量化电平 $x_q=Q\cdot \text{round}(x/Q)$。

量化步长：

$$Q=\frac{V_{REF}}{2^N}$$

量化误差的范围：$-Q/2\le e\le Q/2$

量化噪声

量化噪声功率（假设均匀分布，随机误差）：

$$\overline{e^2}={\int }_{-Q/2}^{Q/2}\frac{e^2}{Q}de=\frac{Q^2}{12}$$

SQNR（信号-量化噪声比）：

正弦波满量程输入：

$$SQNR=10{\log }_{10}\left(\frac{(V_{REF}/2\sqrt{2}{)}^2}{Q^2/12}\right)=10{\log }_{10}\left(\frac{2^{2N}}{12\cdot 2\cdot 2}\right)=6.02N+1.76\text{dB}$$

N-bit ADC 的理想 SQNR：

N	SQNR (dB)
6	37.9
8	49.9
10	62.0
12	74.0
14	86.0
16	98.1

实际考虑：

• 电路噪声（热噪声、kTC 噪声）会增加总噪声，降低有效位数（ENOB）
• 时钟抖动、比较器模糊、建立误差导致额外误差
• ENOB = (SNDR - 1.76)/6.02

过采样（Oversampling）基础

过采样率 $OSR=f_s/(2f_{BW})$ 时，量化噪声功率被稀释到更宽的频带：

$$SQNR=6.02N+1.76+10{\log }_{10}(OSR)\text{dB}$$

每 4× 过采样额外提供 6 dB（1 bit）的 SQNR 提升。 （ΔΣ 调制器通过噪声整形进一步极大提升，详见 一阶ΔΣ调制器）

10.3 Nyquist 率 ADC 架构

10.3.1 Flash（并行）ADC

结构（Gray Fig. 10.7）：

• $2^N-1$ 个比较器，参考电压由电阻串分压
• 所有比较器同时工作，输出 thermometer 编码
• 编码器将 thermometer 码转换为二进制码

特性：

参数	值
速度	最快（单周期转换）
延迟	1 个时钟周期
面积	$\propto 2^N$（N 每增加 1，比较器数翻倍）
功耗	$\propto 2^N$
典型分辨率	4-8 bit
典型速度	1-50 GS/s

关键设计问题：

• 比较器失调（需要 > Q/2 的精度 → 预放大器 + 锁存器）
• 电阻串的匹配影响 INL/DNL
• 输入电容大（所有比较器的输入电容并联）
• 气泡错误（thermometer 码中的 0-1 毛刺 → 需纠错逻辑）

改进：两段 Flash（Gray §10.3.4）：先粗量化 N1 bit，再细量化 N2 bit，比较器数从 $2^{N1+N2}$ 减为 $2^{N1}+2^{N2}$。

10.3.2 逐次逼近（SAR）ADC

结构（Gray Fig. 10.10）：

• 1 个比较器 + SAR 逻辑 + DAC（通常是电容阵列）
• 二分法搜索：逐次确定每一位

工作流程：

1. 采样：S/H 在 Vin
2. 置 MSB = 1 → DAC 输出 = V_REF/2
3. 比较：Vin > V_REF/2？→ MSB=1 否则 MSB=0
4. 接着确定下一位 … 重复 N 次

特性：

参数	值
速度	中速（N 个周期完成转换）
延迟	N 个时钟周期
面积	小（一个比较器 + 电容阵列）
功耗	低（无运放，主要功耗在比较器和电容开关）
典型分辨率	8-16 bit
典型速度	1 kS/s - 10 MS/s

电容 DAC 阵列：

• 使用二进制权重电容（C, 2C, 4C, …, 2^{N-1}C）
• 总电容 $C_{total}=2^N{C}_u$
• 开关切换使用电荷再分布原理
• 匹配决定精度（电容失配 → INL/DNL）

关键设计问题：

• DAC 建立时间（SAR 逻辑的时序）
• 比较器噪声和失调（决定 N 的上限）
• kT/C 噪声：大电容低噪声但速度慢（$kT/C\propto 1/C$）

10.3.3 流水线（Pipeline）ADC

结构（Gray Fig. 10.12）：

• 多级级联，每级完成 N_i bit 的量化 + 余量放大
• 每级包含：S/H、子 ADC（Flash）、子 DAC、减法器、增益级

每级工作原理：

$$V_{res}=2^{N_i}\cdot \left(V_{in}-D_i\frac{V_{REF}}{2^{N_i}}\right)$$

其中 D_i 是子 ADC 的数字输出，V_res 是传给下一级的余量电压。

特性：

参数	值
速度	高（流水线并行工作，每级有独立 S/H）
延迟	多周期（流水线深度 × 时钟周期）
面积	大（多级 × S/H+ADC+DAC+运放）
功耗	高（多级需要多个运放）
典型分辨率	10-16 bit
典型速度	10-500 MS/s

每级分辨率的选择：

• 每级 1 bit（1.5 bit/级，带冗余位）：最常用，简单的比较器
• 每级 2-3 bit：级数少，运放增益精度要求高
• 数字纠错：利用冗余位补偿比较器失调

关键问题：

• 级间增益误差（运放有限增益和建立误差）
• 采样本-保持的孔径误差
• 每级的噪声贡献逐级变小（后级的噪声被前级增益衰减）

10.3.4 算法（Cyclic）ADC

结构：单级 Pipeline ADC，对同一级循环使用 N 次

工作流程：

1. 采样 Vin
2. 量化 + 余量放大（同 Pipeline 的一级）
3. 将余量反馈到输入
4. 重复步骤 2-3 N 次

特性：

• 面积很小（只需一个运放）
• 速度慢（N 周期完成一次转换）
• 适用于低速高精度应用（仪表、传感器）

10.5 Nyquist 率 DAC 架构

10.5.1 电流舵（Current-Steering）DAC

结构：使用电流源阵列，通过开关将电流导向输出节点或地（Gray Fig. 10.17）。

二进制权重实现：

• 电流源：I, 2I, 4I, …, 2^{N-1}I
• 每个位控制一个电流源的开关

单位电流源实现：

• $2^N-1$ 个相同单位电流源
• 使用 thermometer 码控制开关（线性度更好）
• 面积大但可精细匹配

特性：

参数	值
速度	最快（电流源切换，无运放）
输出	电流输出（需外部负载电阻转换为电压）
典型分辨率	8-16 bit
典型速度	100 MS/s - 10 GS/s
面积	大（匹配需求）

关键设计问题：

• 电流源匹配（W/L 大 → 匹配好）
• 输出阻抗（Cascode 电流镜提高 Z_out）
• 开关时序（减少 glitch 能量）
• 毛刺（数据同步）

10.5.2 电阻串（Resistor-String）DAC

结构（Gray Fig. 10.19）：

• $2^N$ 个串联电阻在 V_REF 和 GND 之间
• 使用开关选择抽头电压输出

特性：

• 单调性保证（电阻串天生单调）
• 输出阻抗随码字变化（需缓冲器）
• 面积大（$2^N$ 个电阻 + 开关）
• 适用于中速中精度（8-12 bit）

10.5.3 R-2R 梯形 DAC

结构（Gray Fig. 10.20）：

• 使用 R 和 2R 两种电阻的梯形网络
• 从 MSB 到 LSB 每个位控制的开关在输出端产生权重电流

特性：

• 只需两种电阻值（R 和 2R），匹配比电阻串好
• 面积比电阻串小（只需要 2 个电阻/位）
• 需运放缓冲
• 适用于 8-14 bit 的中速应用

DAC 架构对比：

架构	速度	分辨率	面积	线性度	缓冲需求
电流舵	⭐⭐⭐	中-高	大	好	需 I-V 转换
电阻串	⭐⭐	中	很大	好（天生单调）	需缓冲器
R-2R	⭐⭐	中-高	小	中	需运放

10.6 校准技术

数字自校准（Digital Self-Calibration）

原理（Gray §10.6.1）：

1. 测量转换器元件（电容、电流源、电阻）的实际值
2. 将测量值与理想值的偏差存储在数字存储器中
3. 在正常转换中，使用存储的校准数据校正输出

电容失配校准（Pipeline ADC 中的典型方法）：

1. 测量各电容与单位电容的实际比值
2. 得到校准因子 $ca{l}_i=C_{actual,i}/C_{ideal}$
3. 在数字域补偿

电流源校准（电流舵 DAC）：

1. 使用参考 ADC 测量每个电流源的输出电流
2. 存储偏差值
3. 在转换时调整权重

自校准 Pipeline ADC 实例（Gray §A.10.1）：

• 利用片上微处理器控制校准序列
• 每级分别测量电容失配
• 校准后 ENOB 可达 14-16 bit

---

设计指导

ADC 架构选择

应用	推荐架构	理由
超高速 (10+ GS/s)	Flash / 时间交织	并行处理
高速 (100-500 MS/s)	Pipeline	速度和分辨率的折衷
中速中精度	SAR	功耗效率最优
高精度 (18+ bit)	ΔΣ（过采样）	噪声整形
超低功耗	SAR	无运放

DAC 架构选择

应用	推荐架构	理由
高速直接数字合成	电流舵	速度最快
高精度基准	电阻串	单调性保证
通用中速	R-2R	面积效率
片内/低速	R-2R 或电阻串	简单可靠

---

参考文献

1. P. R. Gray, P. J. Hurst, S. H. Lewis, R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 5th ed., Wiley, 2009, §10.1-§10.6, §A.10.1.
2. A. B. Bernstein, Data Converters, Springer, 2007.
3. B. Razavi, Principles of Data Conversion System Design, IEEE Press, 1995.
4. R. van de Plassche, CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters, 2nd ed., Kluwer, 2003.
5. S. H. Lewis et al., “A 10-b 20-Msample/s Analog-to-Digital Converter,” IEEE J. Solid-State Circuits, vol. 27, pp. 351-358, Mar. 1992. (Pipeline ADC 经典论文)

---

双向链接

本文链接到

• 一阶ΔΣ调制器 — 过采样与噪声整形
• 采样理论基础 — 采样原理和 kT/C
• 集成电路噪声分析 — ADC 的噪声预算

链接到本文

• ADC中的噪声分析 — ADC 噪声
• DAC设计基础 — DAC 设计专题
• Jitter对数据转换器的影响 — 时钟抖动与采样
• 运算放大器设计 — Pipeline ADC 中的运放
• Gray 模拟集成电路分析与设计 深度解析 — 来源导航页
• Allen CMOS Analog Circuit Design 深度解析 — Ch.9 DAC/ADC 全面覆盖

---

📘 Allen 3e 补充（Ch.9 DAC/ADC 系统分类）

Allen 3e 的第 9 章是所有教材中对数据转换器覆盖最全面的之一（仅次于 Sansen 和 Baker），按 DAC/ADC 各自的三类方法系统分类。

DAC 三种定标方式（§9.1-9.2）：

类型	原理	精度	速度	面积
电压定标（电阻串）	分压器	中等（匹配受限）	慢（RC 大）	大（2^N 电阻）
电流定标（电流舵）	加权电流	高（电流源匹配）	快	中等
电荷定标（电容阵列）	电荷重分布	高（电容匹配）	中等	中等

ADC 三种速度分类（§9.5-9.8）：

• 串行 ADC（低速高精度）：双斜率、单斜率
• 中速 ADC：子尺式（Subranging）、逐次逼近（SAR）、流水线（Pipeline）
• 高速 ADC：Flash（$2^N-1$ 比较器）、两步式（Two-Step）、内插（Interpolating）、折叠（Folding）

Allen 的独特 ADC 覆盖（Gray/Razavi 不全面）：

• 两步式 ADC（§9.8.2）：粗量化+减法+细量化 → 比较器数从 $2^N-1$ 降到 $2^{N/2+1}-1$
• 内插 ADC（§9.8.3）：用电阻梯内插减少前置放大器数
• 折叠 ADC（§9.8.4）：用折叠放大器实现粗量化后的信号折叠

过采样 ΔΣ 转换器（§9.9）：

• 一阶 SQNR：$SQNR\approx 9.03N+1.76-4.76$ (dB)
• 高阶（L 阶）：$SQNR\approx 9.03N+1.76-4.76+30\log (L+1)-10\log (2L+1)$ (dB)
• 多比特量化 + DEM → 降低量化噪声同时避免 DAC 非线性
• 抽取滤波：Sinc 滤波器级联 → 降采样率 + 低通滤波

---

📘 Baker 3e 补充（Ch.28 数据转换器基础——Harry Li 著 + Ch.30 第 3 版新增实现篇）

Baker Ch.28 由 Harry Li 撰写，从电路设计者视角覆盖 ADC/DAC 指标，而 Ch.30（第 3 版新增）则提供了其他教材不具备的实际硅实现。

1. Baker 的 ADC/DAC 指标覆盖 vs Gray/Allen

指标	Baker Ch.28	Gray §10	Allen Ch.9
量化噪声推导	√ 完整推导 + SPICE 验证	√ 理论推导	√ 公式
SNR/ENOB	$SNR=6.02N+1.76$ dB	同	同
INL/DNL	SPICE 仿真验证	理论定义	公式定义
失调/增益误差	含校准方法	理论	理论
采样混叠	含抗混叠滤波器设计	基本	基本
抖动	含 SNR 劣化定量分析	基础	基础

2. Ch.30 数据转换器实现（第 3 版新增）—— Baker 的独特价值

这是 Baker 3e 最具实践价值的新增内容，展示了 ADC/DAC 的实际硅实现和版图技巧：

架构	Baker 实现覆盖	Gray/Allen
Flash ADC	电阻梯版图、前置放大器设计、锁存器布局	仅架构级
SAR ADC	CDAC 版图（单位电容阵列布局）、开关逻辑实现	仅架构级
Pipeline ADC	MDAC 实现、运放共享技术	仅架构级
ΔΣ ADC	SC 积分器版图、DAC 版图	无
电流舵 DAC	电流源阵列版图、去毛刺逻辑	结构级

3. 使用 SPICE 验证 ADC 性能（Ch.28）

Baker 独特地使用 SPICE 仿真验证 ADC 的静态性能：

• DNL/INL 仿真：通过斜坡输入扫描 ADC，记录各码字出现的次数，计算实际码宽与理想值的偏差
• FFT 频谱分析：正弦波输入 → 输出码字 FFT → 计算 SNDR/SFDR/ENOB
• 噪声仿真：kT/C 噪声 + 比较器噪声 + 运放噪声的贡献分配

Baker 的数据转换器 vs Gray/Allen：Gray §10 提供 Nyquist 率 ADC/DAC 的经典理论框架；Allen Ch.9 提供三定标分类系统（电压/电流/电荷）；Baker Ch.28 从电路设计者视角出发，Ch.30 则是唯一覆盖实际硅实现的章节。对需要理解”ADC/DAC 在硅上什么样”的设计者，Baker Ch.30 是不可替代的参考。

关联页：Baker CMOS 电路设计版图与仿真 深度解析 §28, §30

---

📗 Sansen 补充（Ch.20 CMOS ADC & DAC——量化噪声与 INL/DNL 的基础覆盖）

Sansen Ch.20 对数据转换器基础的覆盖与 EE247 和 Allen Ch.9 互补，以简洁全面的架构综述为特色。

1. 量化噪声

Sansen 推导基础量化噪声公式：

$$SNR=6.02N+1.76\text{ dB}$$

量化噪声功率：$P_{Noise}={\Delta }^2/12$，其中 $\Delta =V_{ptp}/2^N$。

2. DAC 静态指标

• DNL（差分非线性度）：$DNL(B)=Y_{OUT}(B)-Y_{OUT}(B-1)-1LSB$
• INL（积分非线性度）：$INL(B)=Y_{OUT}(B)-Y_{OUT,id}(B)$

3. ADC 静态指标

ADC 的 INL/DNL 定义与 DAC 类似，但需要基于转移特性的码字宽度计算。

4. Sansen 的 ADC/DAC 覆盖特色

维度	Sansen Ch.20	Gray §10	Allen Ch.9	EE247
架构覆盖面	7+3 种最广	仅 Nyquist	三大类	Flash/Pipeline/ΣΔ
量化噪声	基础	推导完整	公式	中级
INL/DNL	定义+实例	定义	定义	全面分析
架构对比表	有	无	无	各讲分散

Sansen 的独特价值：Ch.20 以单一章节覆盖 ADC 和 DAC 的所有主流架构，是经典教材中最简洁全面的基础综述。

关联页：Sansen 模拟集成电路设计精粹 深度解析 §20