PLL 频率合成器

PLL 频率合成器是通信系统中生成稳定、可调谐 LO 信号的核心技术。整数-N 和分数-N 两种架构各有优劣，ΔΣ 分数-N 是目前最主流的高性能方案。噪声传播和带宽权衡是频率合成器设计的核心挑战。基于 Gardner Phaselock Techniques Ch.15 提炼。

---

前后关系

前置知识：

• PLL基本结构与传递函数 — PLL 基本传递函数
• 环路滤波器与电荷泵PLL — CP-PLL 是频率合成器的主流架构
• 相位噪声对PLL影响 — 相位噪声是频率合成器的核心指标

本书内部链条：

• Ch.15（本文）← Ch.2/Ch.7/Ch.12 — 集成传递函数、相位噪声、CP-PLL
• → PLL调制器与解调器（Ch.16）— 合成器输出用于调制/解调

外部关联：

• Jitter对数据转换器的影响 — ADC/DAC 采样时钟由频率合成器生成
• 无线系统中Phase Noise影响 — 无线收发机 LO 由频率合成器提供
• Jitter数值方法与Matlab仿真 — PLL 相位噪声/VCO 噪声建模

---

原理介绍

1. 基本配置（Gardner §15.1）

f_ref ──→ [PFD+CP] ──→ [LF] ──→ [VCO] ──→ f_out
              ↑                          |
              └───────[÷N]───────────────┘

基本关系（Gardner (15.1)/(15.2)）：锁定后 PD 两输入频率相等：

$$f_{out}=N\cdot f_{ref},{\theta }_{out}=N\cdot {\theta }_{ref}(\text{相位也乘 }N)$$

• 整数-N 合成器：$f_{out}=N\cdot f_{ref}$，频率分辨率 = $f_{ref}$
• 分数-N 合成器（(15.3)）：$f_{out}=(N+\alpha )\cdot f_{ref}$，频率分辨率可远小于 $f_{ref}$

整数-N 的局限

• 为获得细频率分辨率（小 $\Delta f$），需小的 $f_{ref}$
• 小 $f_{ref}$ → 环路带宽必须更小（$\approx 0.1f_{ref}$）→ 锁定时间增长
• 小 $f_{ref}$ → 大 N → $20\log N$ 的相位噪声恶化增大

替代配置（Gardner §15.1.2）

• 双环合成器：使用两个 PLL 混频 → 同时获得细分辨率和宽带宽
• 上变频合成器：PLL 输出 + 偏移频率混频
• DDS+PLL 混合：DDS 提供细分辨率参考 → PLL 倍频至目标频段

---

2. 分频器（Frequency Dividers）（Gardner §15.2）

模拟分频器

• 再生分频器（Regenerative divider）：混频器 + 环路 → ÷2
• 注入锁定分频器（ILFD）：注入信号锁定振荡器分频模式
• Miller 分频器：再生分频器的一种，广泛用于微波频段

数字计数器分频器

• 异步计数器（行波分频）：简单、高频、但延迟大
• 同步计数器：延迟小但需要高速逻辑
• 多模分频器（可编程）：用于整数-N 和分数-N

---

3. 分数-N 合成器（Gardner §15.3）

双模计数器（Gardner §15.3.1）

使用 P/P+1 双模分频器：

• 计数 A 次 P+1 分频 + (N-A) 次 P 分频
• 总分频比 = $P(N-A)+(P+1)A=PN+A$
• 频率分辨率 = $f_{ref}/N$（提高 N 倍）

模拟补偿分数-N（Gardner §15.3.2）

• 分频比在 N 和 N+1 之间切换 → 产生相位误差斜坡
• 使用模拟补偿电路（DAC 输出斜坡 + 电荷泵）消除相位误差
• 问题：模拟补偿精度受限 → 杂散

ΔΣ 分数-N（Gardner §15.3.3）

使用 ΔΣ 调制器控制多模分频器的分频比：

f_ref ──→ [PFD+CP] ──→ [LF] ──→ [VCO] ──→ f_out
              ↑                          |
              |                    [÷N/÷(N+1)]
              |                          ↑
              └────────────────── [ΔΣ 调制] ← 频率控制字

ΔΣ 调制器的作用：

• 将分数控制字编码为整数分频比序列
• 量化噪声被整形到高频（超出 PLL 带宽）
• 高质量环路滤波器可滤除大部分 ΔΣ 噪声

常用 ΔΣ 阶数：

• 一阶 ΔΣ：+6 dB/oct 噪声整形
• 二阶 ΔΣ：+12 dB/oct 噪声整形（最常用）
• 三阶 ΔΣ：+18 dB/oct 噪声整形

ΔΣ 噪声传递函数：

$$NTF(z)=(1-z^{-1}{)}^L$$

其中 L 为 ΔΣ 调制器阶数。

---

4. 噪声传播（Gardner §15.4）

VCO 噪声传递函数

$$H_{VCO}(s)=\frac{{\theta }_o(s)}{{\theta }_{n,VCO}(s)}=1-H(s)=E(s)$$

高频通特性：带内 VCO 噪声被抑制。

参考/分频器噪声传递函数

$$H_{ref}(s)=\frac{{\theta }_o(s)}{{\theta }_{n,ref}(s)}=N\cdot H(s)$$

低频通特性 × N 倍增益：参考噪声被放大 $20\log N$ dB。

总相位噪声谱（Gardner Fig. 15.5）

$$S_{\phi ,out}(f)=N^2|H{|}^2{S}_{\phi ,ref}+|1-H{|}^2{S}_{\phi ,VCO}+|H{|}^2{S}_{\phi ,div}+|H{|}^2{S}_{\phi ,CP}$$

噪声源	传递函数	频域特性
参考振荡器	$N\cdot H(s)$	低通，×N
VCO	$1-H(s)$	高通
分频器	$H(s)$	低通
电荷泵	$H(s)/(K_d{K}_o/s)$	低通（与 F(s) 相关）

带宽权衡（Gardner §15.4.2）

频率合成器中带宽选择的经典权衡：

$$\begin{array}{rl}\text{窄带宽}& :\{\begin{array}{l}+\text{参考噪声抑制好}\\ +\text{分频器噪声抑制好}\\ -\text{VCO 带内噪声未被抑制}\\ -\text{锁定时间长}\end{array}\\ \text{宽带宽}& :\{\begin{array}{l}+\text{VCO 带内噪声被抑制}\\ +\text{锁定时间短}\\ -\text{参考噪声大量通过}\\ -\text{分频器 ΔΣ 噪声通过}\end{array}\end{array}$$

最优带宽：在各噪声谱的交叉点附近选择。

交越频率规则（Gardner (15.6)）：VCO 噪声谱与倍频后参考噪声谱的交点决定最优环路带宽——交点以下参考噪声主导（应被环路低通包含），交点以上 VCO 噪声主导（应被 E(s) 高通抑制）；实际带宽取交点附近并兼顾杂散衰减。

杂散指标（Gardner (15.9)/(15.10)）：典型通信系统要求参考杂散低于约 −70 dBc；杂散估算与 CP 纹波公式（见 环路滤波器与电荷泵PLL）直接相关，带宽越接近 $f_{ref}$ 杂散越难达标。

---

5. 其他噪声源（Gardner §15.4.3）

PFD/电荷泵噪声

• PFD 的热噪声和闪烁噪声
• 电荷泵电流源的 1/f 噪声
• 脉冲宽度调制 → 噪声被转换为电压

分频器噪声

• 异步分频器的累积抖动
• 双模分频器切换噪声
• ΔΣ 调制器的量化噪声

电源噪声

• VCO 电源抑制比（PSRR）有限
• LDO 噪声传递
• CP/LF 的电源耦合

非线性折返（Gardner §15.4.4）

分数-N 的关键陷阱：ΔΣ 整形后的量化噪声位于高频（$f_{ref}$ 附近），但若 CP 存在非线性（电流失配、电压裕度受限），高频噪声经非线性的混频作用折返到带内，抵消噪声整形收益。对策：CP 高线性度设计、DAC 前馈补偿、限制环路带宽远离整形噪声峰。

环路滤波器自身噪声（Gardner (15.12)-(15.15)）

滤波器电阻的热噪声与运放噪声直接注入 VCO 控制线：

• 电阻热噪声经 $K_o/s$ 积分 → 带内 $f^{-2}$ 型相位噪声（(15.12)/(15.13)）
• 运放噪声经比例路径与积分路径分别传播（(15.14)/(15.15)）
• 工程结论：滤波器电阻不宜过大（热噪声 $\propto R$ 但注入电流固定），运放需低噪声宽带；被动滤波器在噪声上优于有源，代价是控制电压摆幅受限

---

参考文献

1. Gardner, F. M. (2005). Phaselock Techniques (3rd ed.), Ch.15. John Wiley & Sons.
2. Egan, W. (1998). Phase-Lock Basics. Wiley. [频率合成器基础和分频器设计]
3. Kroupa, V. F. (2003). Phase Lock Loops and Frequency Synthesis. Wiley. [频率合成器全面处理]
4. Vankka, J. (2005). Digital Synthesizers and Transmitters for Software Radio. Springer. [ΔΣ 分数-N]
5. Riley, T. A. D., et al. (1993). “Delta-Sigma Modulation in Fractional-N Frequency Synthesis.” IEEE JSSC, 28(5), 553-559. [ΔΣ 分数-N 经典论文]

---

相关页面

• PLL基本结构与传递函数 — 合成器传递函数
• 环路滤波器与电荷泵PLL — CP-PLL 是频率合成器核心
• 相位噪声对PLL影响 — 噪声传播分析
• PLL锁相捕获过程 — 锁定时间规范
• PLL异常锁定现象 — 合成器中的异常锁定
• PLL调制器与解调器 — 合成器输出用于调制
• 无线系统中Phase Noise影响 — 无线 LO 需求
• Gardner Phaselock Techniques 深度解析

---

📕 Razavi PLL 补充（Ch.12 RF 合成——整数-N/分数-N 电路级深入）

Razavi《Design of CMOS Phase-Locked Loops》Ch.12 从电路设计角度深入分析整数-N 和分数-N 频率合成器，特别是 $\Delta \Sigma$ 分数-N 的工程实现细节，与 Gardner Ch.15 的系统级分析互补。

整数-N 合成器的电路级约束

Razavi 强调整数-N 合成器在 RF 应用中的实际约束：

• $20\log N$ 的带内相位噪声恶化：$N=100$ 时恶化 40 dB
• 环路带宽必须 $<f_{ref}/10$ → 大 $N$ 时锁定时间长
• VCO 的 $K_{VCO}$ 必须覆盖 PVT 变化：通常设计 2× 余量

$\Delta \Sigma$ 分数-N 合成器的电路级分析

Razavi 对 $\Delta \Sigma$ 分数-N 的分析比 Gardner 更深入：

1. 模数随机化：

   • 一阶 $\Delta \Sigma$：分频比在 $N$ 和 $N+1$ 之间随机切换
   • 量化噪声被整形到高频：$NTF(z)=1-z^{-1}$
   • 量化噪声功率谱：$S_q(f)=\frac{{\Delta }^2}{12f_{ref}}\cdot |1-e^{-j2\pi f/f_{ref}}{|}^2$

2. 高阶 $\Delta \Sigma$ 调制器在 PLL 中的应用：

   • 二阶 $\Delta \Sigma$：$NTF(z)=(1-z^{-1}{)}^2$，+12 dB/oct 整形
   • 三阶 $\Delta \Sigma$：$NTF(z)=(1-z^{-1}{)}^3$，+18 dB/oct 整形
   • 稳定性约束：高阶 $\Delta \Sigma$ 调制器可能不稳定，需要限制输入范围

3. 离散时间模型：

   • Razavi 将 $\Delta \Sigma$ PLL 建模为离散时间系统（采样频率 = $f_{ref}$）
   • $\Delta \Sigma$ 量化噪声经 PLL 环路滤波器后的输出谱

$$S_{\varphi ,out}^{\Delta \Sigma }(f)=\frac{{\Delta }^2}{12f_{ref}}\cdot |NTF(e^{j2\pi f/f_{ref}}){|}^2\cdot |H(j2\pi f){|}^2\cdot N^2$$

非线性效应：电荷泵非线性与建立行为

• CP 的非线性（电流失配、死区）与 $\Delta \Sigma$ 噪声交互 → 产生杂散
• $\Delta \Sigma$ 调制器的输出序列可能在某些频率产生音调（idle tones） → 必须使用 dither 或高阶调制器消除
• 环路滤波器的建立行为（settling）影响分频比切换后的相位误差

量化噪声降低技术

技术	原理	效果
DAC 前馈	将 $\Delta \Sigma$ 输出经 DAC 转换为模拟信号，从 CP 输出中减去	量化噪声降低 20–40 dB
DTC 噪声消除	用数字时间转换器 (DTC) 取消分频器边沿的量化误差	量化噪声降低 30–50 dB
参考倍频	提高 $f_{ref}$ → 降低 $N$ → 降低 $20\log N$ 恶化	带内噪声降低 6 dB/倍频

Razavi vs Gardner 频率合成器对比

维度	Gardner Ch.15	Razavi Ch.12
$\Delta \Sigma$ 分析	NTF 公式和噪声传播	电路级实现、稳定性、dither
非线性效应	作为系统级参数	CP 非线性与 $\Delta \Sigma$ 噪声的交互分析
噪声消除	未覆盖	DAC 前馈、DTC 噪声消除
设计实例	无	完整 RF 合成器设计参数

---

📘 Banerjee PLL 补充

以下补充基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 4-6 章。

预分频器架构（Ch.4）

Banerjee 详细讨论了三种预分频器：

类型	公式	约束	最小连续分频比
单模	$N=b\times P$	仅 P 的整数倍	—
双模 P/(P+1)	$N=P\cdot b+a$	$b\ge a$	$P\times (P-1)$
四模	$N=P\cdot c+4\cdot b+a$	$c\ge \max (a,b)$	$\max (P/4-1,3)\times P$

分数 N 补偿（Ch.5-6）

• 电流补偿 vs 相位延迟补偿：两种模拟补偿方案的温度/噪声权衡
• ΔΣ 分数 N（Ch.6）：使用数字噪声整形取代模拟补偿，$Y(z)=X(z)+(1-z^{-1}{)}^{n}E(z)$
• 环路滤波器阶数必须 ≥ 调制器阶数 + 1

详见 Banerjee 预分频器与分数N PLL。

---

关联页：Razavi Design of CMOS PLLs 深度解析 Ch.12