CT-ΔΣ 设计实例

§8.9 以三阶 CIFF CT-ΔΣ 调制器的完整设计实例，系统展示了从 NTF 综合到动态范围/频率缩放的全流程方法论。设计规格：三阶、16 级量化器、OSR = 64、信号带宽 500 kHz、OBG = 2.5。

---

前后关系

上下文：前几节建立了 CT-ΔΣ 的理论基础（§8.1-§8.4）、环路滤波器拓扑（§8.5）、复 NTF 零点（§8.6）、仿真建模（§8.7）和动态范围缩放（§8.8）。§8.9 将这些知识整合为一个完整的设计流程。

前置知识：

• CT-ΔΣ调制基础与一阶CT-MOD1 — 脉冲不变变换
• 高阶CT-ΔΣ调制与DAC脉冲形状效应 — $N$ 阶设计和系数求解
• CT-ΔΣ环路滤波器拓扑与建模方法 — CIFF 结构、离散化方法
• ΔΣ环路状态空间描述 — ABCD 矩阵

后续章节：

• Ch.9（非理想CT-ΔΣ调制器，规划中）— ELD、时钟抖动、PVT 变化
• Ch.10（CT-ΔΣ电路设计实现，规划中）— 集成电路实现

---

原理介绍

设计规格

参数	值
调制器阶数	3
量化器级数	16（4-bit）
OSR	64
信号带宽（BW）	500 kHz
NTF 类型	最大平坦（Butterworth）
OBG	2.5
拓扑	CIFF
DAC 脉冲	NRZ
输入幅度	0.8 × FS（满量程的 80%）

设计步骤

步骤 a：NTF 综合

使用 ΔΣ Toolbox 的 synthesizeNTF 函数：

ntf = synthesizeNTF(3, 64, 0, 2.5, 0)

生成 NTF：

$$\text{NTF}(z)=\frac{(z-1{)}^3}{(z-0.417)(z^2-0.8778z+0.3804)}$$

• 三个零点在 $z=1$（dc）
• 一个实极点（$p=0.417$）和一对共轭复极点
• OBG = 2.5

步骤 b：确定 DT 环路滤波器 $L_1(z)$

L1 = 1/ntf - 1

$$L_1(z)=\frac{1.7052(z^2-1.322z+0.4934)}{(z-1{)}^3}$$

步骤 c：获取 DT 脉冲响应

l = impulse(L1, 10);  % 获取前 10 个样本的脉冲响应

步骤 d：确定 $L_{CT}(s)$ 的形式

三阶 CIFF 的 CT 环路滤波器假定形式为：

$$L_{CT}(s)=\frac{k_1}{s}+\frac{k_2}{s^2}+\frac{k_3}{s^3}$$

步骤 e：计算 $1/s^i$ 路径的采样脉冲响应

使用 c2d（连续时间 → 离散时间）函数，假定 NRZ DAC：

x1 = impulse(c2d(tf([1], [1 0]), 1), 10);    % 1/s 路径
x2 = impulse(c2d(tf([1], [1 0 0]), 1), 10);  % 1/s^2 路径
x3 = impulse(c2d(tf([1], [1 0 0 0]), 1), 10); % 1/s^3 路径

步骤 f：解系数

K = [x1 x2 x3] \ l;  % 解超定最小二乘

解得：

$$k_1=1.2244,k_2=0.8638,k_3=0.2930$$

步骤 g：构建 CT 状态空间模型（图 8.34）

三阶积分器链，状态变量 $x_1,x_2,x_3$：

$$A_c=\left[\begin{array}{ccc}0& 0& 0\\ 1& 0& 0\\ 0& 1& 0\end{array}\right],B_c=\left[\begin{array}{cc}1& 1\\ 0& 0\\ 0& 0\end{array}\right]$$ $$C_c=\left[\begin{array}{ccc}{k}_1& k_2& k_3\end{array}\right]=\left[\begin{array}{ccc}1.2244& 0.8638& 0.2930\end{array}\right],D_c=\left[\begin{array}{cc}0& 0\end{array}\right]$$

sys_ct = ss(Ac, Bc, Cc, Dc);

步骤 h：离散化

sys_dt = c2d(sys_ct, 1);

等效 DT 矩阵：

$$A_d=\left[\begin{array}{ccc}1& 0& 0\\ 1& 1& 0\\ 0.5& 1& 1\end{array}\right],B_d=\left[\begin{array}{cc}1& 1\\ 0.5& 0.5\\ 0.1667& 0.1667\end{array}\right]$$ $$C_d=\left[\begin{array}{ccc}1.225& 0.864& 0.293\end{array}\right],D_d=\left[\begin{array}{cc}0& 0\end{array}\right]$$

步骤 i：仿真

输入：频率为 BW/4 的正弦波，幅度 0.8 × FS：

u = 0.8 * 15 * sin(2*pi*(0.25/OSR)*(0:1:2^15));
ABCD = [Ad Bd; Cd Dd];
[v, xn, xmax, y] = simulateDSM(u, ABCD, 16, zeros(3,1));

步骤 j：观察 PSD（图 8.35）

psd(v, Nfft, fs, hanning(Nfft, 'periodic'));

输出 PSD 显示清晰的噪声整形——量化噪声在低频被压制，在高频隆起。

步骤 k：NTF 验证（关键技巧！）

由于仿真中可以直接获取量化器输入 $y[n]$ 和输出 $v[n]$，NTF 可通过 PSD 比值得出——消除了 PSD 的噪声性：

[P1, f] = psd(v, Nfft, fs, hanning(Nfft, 'periodic'));
[P2, f] = psd((v-y), Nfft, fs, hanning(Nfft, 'periodic'));
plot(f, 10*log10(P1./P2));

结果（图 8.36）清晰地显示了 NTF 的幅度响应，OBG 精确等于 2.5，验证了设计的正确性。

步骤 l：动态范围缩放和频率缩放

simulateDSM 返回状态最大值 xmax：

$$x_1^{\max }=2.605,x_2^{\max }=2.905,x_3^{\max }=43.32$$

DAC 输出范围为 $\pm 15$（16 级）。假定我们想将状态限制在以下范围内：

$${\hat{x}}_1\le 10,{\hat{x}}_2\le 12,{\hat{x}}_3\le 14$$

缩放因子：

$${\alpha }_1=\frac{2.605}{10}=0.26,{\alpha }_2=\frac{2.905}{12}=0.24,{\alpha }_3=\frac{43.32}{14}=3.09$$

但实际缩放需要调整积分器增益。书中的缩放因子为：

• 第一个积分器：单位增益频率缩放 4.6×
• 第二个积分器：单位增益频率缩放 0.89×
• 第三个积分器：单位增益频率缩放 0.067×

缩放后的前馈系数（图 8.37）：

$${\hat{k}}_1=0.26,{\hat{k}}_2=0.21,{\hat{k}}_3=1.05$$

最后，将归一化设计频率缩放到实际工作频率：将所有积分器带宽乘以 $f_s=\text{OSR}\times 2\times \text{BW}=64\times 1\text{ MHz}=64\text{ MHz}$。

设计流程序列图

NTF 综合 (synthesizeNTF)
    ↓
L1(z) 确定 (1/NTF - 1)
    ↓
脉冲响应 l[n] (impulse)
    ↓
CT 脉冲响应 x_i[n] (c2d)
    ↓
解系数 K = [x1 x2 x3] \ l
    ↓
CT 状态空间 (ss)
    ↓
离散化 (c2d)
    ↓
DT 仿真 (simulateDSM)
    ↓
NTF 验证 (PSD 比值) → 是否匹配 ? → 否 → 检查系数
    ↓ 是
动态范围缩放 (xmax → α)
    ↓
频率缩放 (× f_s)
    ↓
最终电路实现

---

关键洞察

#	洞察
1	设计从 DT 开始，到 CT 结束——利用 DT 域成熟的 NTF 综合工具，通过脉冲不变变换迁移到 CT
2	超定方程组存在唯一解——这是 CT 环路滤波器设计的核心数学事实，保证了 CT 可以精确复现 DT 的 NTF
3	NTF 验证的 PSD 比值技巧极为实用——仿真中通过 $\text{PSD}(v)/\text{PSD}(v-y)$ 消除量化噪声，直接显示 NTF 幅度
4	动态范围缩放同时处理噪声和饱和——太小的缩放放大热噪声，太大的缩放导致失稳，最优在约束边界上
5	最后的频率缩放是纯线性变换——归一化设计完成后，$f_s$ 处的缩放只是将所有积分器带宽按比例缩放

---

参考文献

1. Schreier, R. & Zhang, B. (1996). “Delta-sigma modulators employing continuous-time circuitry.” IEEE Trans. Circuits Syst. I, 43(4), 324–332.
2. Norsworthy, S. R., Schreier, R., & Temes, G. (1997). Delta-Sigma Data Converters: Theory, Design, and Simulation. IEEE Press.

相关页面

• CT-ΔΣ调制基础与一阶CT-MOD1
• 高阶CT-ΔΣ调制与DAC脉冲形状效应
• CT-ΔΣ环路滤波器拓扑与建模方法
• ΔΣ环路状态空间描述
• Pavan ΔΣ 数据转换器 Ch.8 深度解析
• Pavan ΔΣ 数据转换器 Ch.7 深度解析 — SC 电路设计实例（与 CT 设计形成对比）