Jitter 对数据转换器的影响

数据转换器中时钟 jitter 的影响有三种不同机制：IDAC 的输出误差取决于脉冲类型（NRZ/RZ/积分型），Nyquist ADC 的采样抖动产生与输入频率成比例的 SNR 退化，TI-ADC 的通道间时序偏斜产生带内杂散。每种机制需要不同的模型和缓解策略。

---

前后关系

前置知识：

• Jitter基本概念与定义 — aperiod jitter 定义
• Jitter与Phase Noise关系 — 相位噪声→jitter 频域分析
• 电路中的Jitter与Phase Noise — 振荡器相位噪声

本书内部链条：

• Ch.6（本文）→ Wireline系统中Jitter与CDR（Ch.7）中 DAC 抖动效应
• Ch.6 → 无线系统中Phase Noise影响（Ch.8）中 LO 相位噪声→接收机 SNR

外部关联：

• CT-ΔΣ时间常数变化与时钟抖动 — CT-ΔΣ 时钟抖动详细分析（§9.3）
• CT-ΔΣ时钟抖动缓解与FIR反馈DAC — NRZ DAC 抖动缓解的架构级方案
• CT-ΔΣ比较器与反馈DAC设计 — SC DAC 的抖动免疫特性
• CT-ΔΣ调制 — CT-ΔΣ 隐含反混叠与抖动的交互
• 采样理论基础 — 采样抖动
• ΔΣ调制器性能FoM — ADC 性能评估

---

原理介绍

1. 电流 DAC（IDAC）Jitter

NRZ（Non-Return-to-Zero）IDAC

全周期保持恒流输出。时钟 jitter $\Delta t_k$ 导致输出脉冲宽度变化：

$$Q_{out}=I_0\cdot (T+\Delta t_k)$$

误差电荷：$\Delta Q_k=I_0\cdot \Delta t_k$

输出误差电压（经过滤波器）：

$$v_{err}(t)\propto I_{0}R\cdot \Delta t_k$$

关键性质：NRZ DAC 的 jitter 误差与信号本身无关，仅取决于噪声电流幅值和抖动大小。

NRZ IDAC + 线性滤波器

• RC 低通或运放积分器对输出滤波
• 误差脉冲被滤波器展宽和衰减
• 带内误差功率：$P_{err}\propto I_0^2\cdot {\sigma }_t^2\cdot {\text{BW}}_{LPF}$

NRZ IDAC + 积分电容

输出接电容 $C_{int}$ 时：

$$V_{out}=\frac{I_{0}T}{C_{int}}+\frac{I_0\Delta t_k}{C_{int}}$$

误差电压：$\frac{I_0}{C_{int}}\Delta t_k$，对 jitter 的敏感度反比于 $C_{int}$。

RZ（Return-to-Zero）IDAC

脉冲仅在半个周期内有电流（前半/后半），jitter 导致脉冲面积误差而非宽度误差：

$$Q_{out}=I_0\cdot \left(\frac{T}{2}+\Delta t_k\right)$$

• RZ 脉冲的 jitter 灵敏度与 NRZ 相同，但频率响应不同
• 实际应用中，RZ 脉冲的频谱更宽，可能对后续滤波更友好

---

2. Nyquist ADC 采样 Jitter

采样误差建模

对于正弦输入 $v_{in}(t)=A\sin (2\pi f_{in}t)$，采样时刻的抖动 $\Delta t$ 导致电压误差：

$$\Delta v\approx {\frac{dv}{dt}|}_{t_k}\cdot \Delta t=2\pi f_{in}A\cos (2\pi f_{in}{t}_k)\cdot \Delta t$$

误差方差（假设 $\Delta t$ 与信号不相关且 ${\sigma }_j\ll T$）：

$${\sigma }_v^2=\frac{1}{2}(2\pi f_{in}A{\sigma }_j{)}^2$$

SNR 退化公式

$${\text{SNR}}_j=10{\log }_{10}\left(\frac{A^2/2}{{\sigma }_v^2}\right)=-20{\log }_{10}(2\pi f_{in}{\sigma }_j)$$

关键结论：

• SNR 随输入频率增加而恶化（每倍频 -6dB）
• 高频应用（IF 采样 > 100MHz）中，抖动 SNR 可能超过量化噪声成为主导

$f_{in}$	${\sigma }_j=0.1$ps	${\sigma }_j=0.5$ps	${\sigma }_j=1$ps
1 MHz	84 dB	70 dB	64 dB
10 MHz	64 dB	50 dB	44 dB
100 MHz	44 dB	30 dB	24 dB
1 GHz	24 dB	10 dB	4 dB

ENOB 退化：

$${\text{ENOB}}_j=\frac{{\text{SNR}}_j-1.76}{6.02}$$

设计考量

• ADC 采样时钟的相位噪声预算：$\mathcal{L}(f)$ 在感兴趣频段内积分
• 片内 PLL 的相位噪声往往在 100kHz-10MHz 偏移内主导
• 高频设计需要低抖动时钟（< 100fs RMS）

---

3. TI-ADC 时序偏斜（Timing Skew）

问题描述

时间交织 ADC 中 $M$ 个子 ADC 轮流采样，通道间采样时钟的相对延迟偏差 $\Delta t_i$：

$$v_{out}[n]=A\sin \left(2\pi f_{in}\left(nM{T}_s+i{T}_s+\Delta t_i\right)\right)$$

其中 $i=n\mathrm{mod}M$ 是当前活跃通道。

误差分析

通道 $i$ 的采样误差近似：

$$\Delta v_i[n]\approx 2\pi f_{in}A\cos (2\pi f_{in}n{T}_s)\cdot \Delta t_i$$

频谱效应：

• 误差序列以 $M$ 为周期重复 → 在 $f_{in}\pm k\cdot (f_s/M)$ 处产生杂散
• 杂散幅度与 $f_{in}\cdot \Delta t_i$ 成正比

设计考量

• TI-ADC 的校准方案：后台或前台测量 $\Delta t_i$ 并数字补偿
• $M$ 越大，杂散越多，校准复杂度越高

---

4. CT-ΔΣ 调制器 Jitter

Flash ADC 定时误差

CT-ΔΣ 内部多比特 Flash ADC 的比较器 timing error：

$$e_j[n]\propto \frac{\Delta t}{T}\cdot (v[n]-v[n-1])$$

• 误差幅度与相邻输出差分成正比
• 量化器的信号相关延迟（亚稳态）产生 data-dependent jitter → 确定性抖动

DAC 定时误差

反馈 DAC 脉冲的边沿抖动导致反馈电荷误差：

NRZ DAC：

$$e_j[n]=\frac{\Delta t_{clk}}{T}\cdot I_0$$

RZ/SC DAC：

$$e_j[n]\propto I_0\cdot \frac{\Delta t_{clk}}{T}\cdot \text{(脉冲形状函数)}$$

• NRZ DAC 对时钟 jitter 的灵敏度高于 RZ DAC
• SC DAC 的 jitter 灵敏度最低（$R{C}_{\text{DAC}}\ll T/2$）
• FIR 反馈 DAC 通过多抽头平均降低步高，缓解抖动灵敏度

详见 CT-ΔΣ时间常数变化与时钟抖动 和 CT-ΔΣ时钟抖动缓解与FIR反馈DAC。

---

各场景 Jitter 影响对比

场景	误差来源	SNR 退化规律	主要缓解策略
NRZ IDAC	脉冲宽度	与信号无关，$P_{err}\propto I_0^2{\sigma }_j^2$	滤波、大电容
Nyquist ADC	采样时刻	$\propto f_{in}^2{\sigma }_j^2$	低抖动 PLL、高频时钟缓冲
TI-ADC	通道偏斜	$f_{in}^2\Delta t_i^2$ 杂散	后台校准
CT-ΔΣ	DAC 脉冲边沿	$\propto {\sigma }_j^2\cdot (\text{transition density})$	FIR DAC、SC DAC、多bit

---

参考文献

1. Da Dalt, N., & Sheikholeslami, A. (2018). Understanding Jitter and Phase Noise, Ch.6. Cambridge University Press.
2. Shinagawa, M., et al. (1990). “Jitter Analysis of High-Speed Sampling Systems.” IEEE JSSC, 25(1), 220-224. [Aperture jitter 经典分析]
3. Kurosawa, N., et al. (2001). “Explicit Analysis of Channel Mismatch Effects in Time-Interleaved ADC Systems.” IEEE Trans. CAS-I, 48(3), 261-271. [TI-ADC 偏斜分析]
4. Ortmanns, M., & Gerfers, F. (2006). Continuous-Time Sigma-Delta A/D Conversion. Springer. [CT-ΔΣ 抖动分析]
5. Cherry, J., & Snelgrove, W. M. (2000). Continuous-Time Delta-Sigma Modulators for High-Speed A/D Conversion. Springer. [CT-ΔΣ DAC 抖动]

---

相关页面

• Jitter基本概念与定义
• Jitter与Phase Noise关系
• CT-ΔΣ时间常数变化与时钟抖动
• CT-ΔΣ时钟抖动缓解与FIR反馈DAC
• CT-ΔΣ比较器与反馈DAC设计
• CT-ΔΣ调制
• 采样理论基础
• ΔΣ调制器性能FoM
• DaDalt Jitter and Phase Noise 深度解析