ESD基础概念与设计原则
📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.1，系统介绍 ESD 基础概念、历史演进、17 条核心设计原则和 ESD 缺陷机制分类。与 IC电磁兼容建模技术 的模型参数层面不同，本页聚焦 ESD 的物理本质、设计方法论和失效模式分类。
前后关系
前置知识：
- CMOS工艺与器件 — CMOS 工艺基础
- pn结电流电压特性与击穿 — pn 结物理
- MOS晶体管模型与特性 — MOSFET 器件基础
本书内部链条：
- ESD基础概念（本文）→ ESD测试模型与系统级模型 — ESD 模型参数
- → ESD时间常数体系 — 时间常数分析
- → ESD芯片设计综合与架构 — 芯片级设计
外部关联：
- IC电磁兼容建模技术 — HBM/MM/CDM/TLP 基础参数
- Class-D EMI抑制技术 — 系统级 ESD 抑制
1. 电静力学历史
ESD 科学的历史可追溯至公元前 600 年 Thales 发现琥珀摩擦吸引轻小物体。关键里程碑：
| 年代 | 事件 |
|---|---|
| ~600 BC | Thales 发现静电现象 |
| 1600 | Gilbert 提出 “electricus”（源自希腊语琥珀 “elektron”） |
| 1752 | Franklin 风筝实验证明闪电是电现象 |
| 1940s-50s | 半导体工业开始，ESD 成为工程问题 |
| 1970s | HBM 模型标准化（MIL-STD-883） |
| 1980s | CDM 失效被识别；TLP 方法发展 |
| 1990s | 系统级 ESD 标准（IEC 61000-4-2） |
| 2000s | ESD 成为 IC 质量与可靠性 #1 问题 |
2. ESD vs 相关概念区分
| 概念 | 定义 | 时间尺度 | 能量级别 |
|---|---|---|---|
| ESD（静电放电） | 两物体间电荷快速转移 | ns-μs | mJ-μJ |
| EOS（电过应力） | 持续过电压/过电流 | μs-s | mJ-J |
| EMI（电磁干扰） | 电磁能量干扰 | 连续/脉冲 | 宽范围 |
| EMC（电磁兼容） | 设备在电磁环境中正常工作 | 连续 | 宽范围 |
| Latchup | 寄生 SCR 正反馈导通 | 持续 | 中等 |
ESD vs EOS 关键区别：
- ESD：极快上升时间（ns 级），高电压（kV 级），低能量但高功率密度
- EOS：较慢时间尺度（μs-s），较低电压但持续，高能量导致热失效
3. 17 条 ESD 设计核心原则
Voldman 总结的 17 条 ESD 设计核心原则是芯片 ESD 保护设计的方法论基础：
原则 1-4：基本保护策略
- 耦合原则：ESD 电流必须耦合到保护结构中，而非进入内部电路
- 去耦原则：保护结构必须将 ESD 电流与内部电路去耦
- 缓冲原则：保护结构必须能缓冲 ESD 电流而不产生过大电压
- 镇流原则：保护结构中的电流必须均匀分布，避免局部热点
原则 5-8：电流路径设计
- 低阻路径：ESD 电流必须通过低阻路径从 I/O 到 VSS/VDD
- 钳位原则：保护结构必须在安全电压水平钳位 ESD 电压
- 分流原则：ESD 电流必须在保护结构中分流，而非通过内部电路
- 接地原则：ESD 保护必须有低阻接地路径
原则 9-12：器件级设计
- 均匀导通：ESD 保护器件必须均匀导通，避免电流集中
- 快速触发：保护器件必须在 ESD 事件初期快速触发
- 低钳位电压：保护器件的钳位电压必须低于被保护电路的失效阈值
- 自保护：保护器件本身在 ESD 事件中不应失效
原则 13-17：系统级设计
- 全芯片覆盖：ESD 保护必须覆盖所有 I/O 引脚和电源引脚
- 电源钳位：VDD-VSS 之间必须有电源钳位网络
- 域间隔离：不同电压域之间必须有 ESD 隔离
- 冗余设计：关键路径应有冗余 ESD 保护
- 可测试性：ESD 保护必须可验证和可测试
4. ESD 缺陷机制分类
Voldman 将 ESD 缺陷机制按工艺类型系统分类为六张表：
4.1 CMOS ESD 缺陷机制
| 失效模式 | 机制 | 典型位置 |
|---|---|---|
| 栅氧击穿 | 高电场导致 SiO₂ 击穿 | 栅氧（最薄处） |
| 结击穿 | 雪崩击穿导致热失效 | 源/漏结 |
| 金属熔断 | 电流密度过高导致金属熔化 | 金属互连窄处 |
| 接触孔失效 | 接触电阻局部过热 | 接触孔 |
| 闩锁触发 | 寄生 SCR 触发 | N-well/p-sub |
| 硅熔融 | 局部温度超过 Si 熔点 1414°C | 电流集中区 |
4.2 SOI ESD 缺陷机制
- BOX 层下热积累（SOI 热导率低于体硅）
- 浮体效应导致寄生 BJT 触发
- 硅膜熔融
4.3 双极 ESD 缺陷机制
- 发射极-基极结击穿
- 基区电阻热失效
- 集电极-衬底结击穿
4.4 GaAs ESD 缺陷机制
- 半绝缘 GaAs 衬底充电
- EL2 缺陷相关失效
- 栅极肖特基势垒击穿
4.5 无源元件 ESD 缺陷
- 电阻：金属膜熔断、多晶硅烧毁
- 电容：介质击穿（MIM/MOS）
- 电感：金属熔断、底层击穿
4.6 电路级 ESD 缺陷
- 差分对不匹配导致失效
- 反馈环路中断
- 基准电压偏移
5. ESD 保护设计方法论
5.1 保护结构层次
芯片级保护层次：
├── I/O 焊盘级：输入保护二极管/电阻
├── 电源级：VDD-VSS 电源钳位
├── 域间级：域间隔离网络
└── 系统级：片外保护 + PCB 级保护
5.2 ESD 设计流程
- 确定 ESD 等级需求（HBM/MM/CDM）
- 选择保护器件类型（二极管/MOSFET/SCR）
- 设计保护网络拓扑
- 版图设计（电流分布均匀性）
- 仿真验证（TLP 仿真）
- 测试验证
参考文献
- S. H. Voldman, ESD: Circuits and Devices, 2nd ed., Wiley, 2015, Ch.1.
- JEDEC JESD22-A114-B, HBM Standard.
- IEC 61000-4-2, ESD Immunity Test.
相关页面
- ESD测试模型与系统级模型 — ESD 模型详细参数
- ESD时间常数体系 — ESD 时间常数分析
- ESD分布式系统分析 — 分布式系统分析
- ESD度量指标与设计策略 — 度量指标与策略
- ESD芯片设计综合与架构 — 芯片设计综合
- IC电磁兼容建模技术 — HBM/MM/CDM/TLP 基础参数
- CMOS工艺与器件 — CMOS 工艺基础
- ESD Circuits and Devices 深度解析 — 来源页