DAC 架构与动态性能

概述

EE247 Lectures 13-15 系统介绍了数模转换器（DAC）的多种架构实现以及静态/动态性能指标。DAC 是模拟-数字接口中不可或缺的组成部分，用于 ΣΔ 反馈 DAC、Pipeline ADC 子 DAC、以及独立 D/A 转换。

DAC 架构类型

1. 电阻串 DAC（Resistor String DAC）

基本结构：2^N 个串联电阻 → 2^N 个参考抽头 → 开关选择输出
优点：保证单调性（电阻串本身绝对单调）
缺点：面积大（2^N 个电阻）、速度受寄生电容限制
适用：低分辨率（N≤8）或作为分段 DAC 的 MSB 部分

2. 串行电荷再分布 DAC

电容反接 + 串行比特逐位操作
每位操作一个时钟周期 → N 周期完成
面积小但速度慢

3. 电荷定标 DAC（Charge Scaling DAC）

二进制加权电容阵列：C, 2C, 4C, …, 2^(N-1)C
电荷再分配确定输出电压
精度：电容匹配精度（~0.1%）限制分辨率 ≤ 10-12 bit

4. R-2R 梯形 DAC

结构：R-2R 梯形网络 + 电流-电压转换
优点：电阻值比仅为 2（而非 2^N），物理面积小
原理：每级电流逐位除以 2 → I_out = I_ref · (b1/2 + b2/4 + … + bN/2^N)
关键问题：输出端 trans-resistance 放大器的失调引起码相关 INL/DNL
- $V_{o u t} = (1 + R_{T o t a l} / R) \cdot V_{in os} - V_{os}$ （R_Total 码相关 → 增益误差）
总器件面积 ~ 2^B 单位面积 → 不适合高分辨率

5. 电流舵 DAC（Current-Steering DAC）

基本结构：电流源阵列 + 差分对开关
类型：
- 单元元件（Unit Element）：2^N-1 个等值电流源
- 二进制加权（Binary Weighted）：I, 2I, 4I, …, 2^(N-1)I
- 分段（Segmented）：MSB 用单元元件 + LSB 用二进制加权

DAC 静态性能

单元元件 vs 二进制加权对比

指标	单元元件	二进制加权
DNL 统计	$σ_{D N L} \approx 2 \cdot ε$	最坏 $2^{B} - 1$ 倍
INL 统计	中间码峰值	随机游走型
所需开关	$2^{B} - 1$ （远多于二进制）	B 个
解码器	需要 B→(2^B-1)	不需要

DNL/INL 公式（单元元件）

$σ_{D N L}^{2} \approx 2 \cdot ε^{2}$ （ε = 单元电流源标准差）
$σ_{I N L}^{2} \approx 2^{(B - 1)} \cdot ε^{2}$ （最坏在中间码）

分段 DAC

MSB 单元元件 + LSB 二进制加权
例：8b DAC = 4b MSB（16 单元）+ 4b LSB（二进制）
解码器：MSB 4-to-16 解码器（Domino 逻辑）
参考电流源：Bandgap 或 V_ref-to-R

DAC 动态非理想性

1. 有限建立时间

线性建立： $V (t) = V_{f ina l} (1 - e^{- t / τ})$
摆率限制： $SR = I_{t ai l} / C_{L}$
对高频 DAC（>100MS/s）是主要限制

2. 时序毛刺（Timing Glitch）

二进制加权 DAC 中间码转换 (011…1 → 100…0) 最严重
毛刺能量： $\propto d t \cdot 2^{B - 1}$ （dt = 时序偏差）
时序精度需求： $d t ≪ 2^{- B + 1} / f_{s}$
例：f_s=20MHz, B=16 → dt << 0.5ps
例：f_s=1GHz, B=12 → dt << 0.12ps → 极严格！

3. 杂散耦合

时钟/控制信号通过 G-D 和 G-S 寄生电容耦合到输出
缓解：低摆幅数字电路、差分信号

4. 电流单元设计

差分对开关：共源节点、级联管提高输出阻抗
本地锁存器：每个电流单元独立时钟 → 减少偏斜
自校准：测量并修调电流失配

缓解技术

重定时（Retiming）：每个开关带独立锁存器
低摆幅数字：减少馈通
DEM（动态元件匹配）：轮换使用单元 → 将失配噪声整形到带外
自校准：片上测量电流误差 → 数字修调

双向链接

📘 Baker 3e 补充（Ch.29 + Ch.30 DAC 架构分析与第 3 版新增 DAC 实现）

Baker 对 DAC 的独特贡献在于电流舵 DAC 的详细分析（Ch.29）和实现级版图技巧（Ch.30）。

1. 电流舵 DAC 的匹配分析（Ch.29）

Baker 给出了电流舵 DAC 中电流源失配的统计模型，比 EE247 的定性讨论更深入：

匹配参数	Baker 定量分析	EE247
随机失配	$σ (I) / I \propto A_{I} / W L$	定性
DNL 分布	$σ_{D N L} \approx 2 \cdot σ (I) / I$	公式给出
INL 分布	中间码处 INL 最大（随机游走型）	—
梯度误差	线性/抛物线梯度通过共质心版图抵消	定性提及

2. 电流舵 DAC 的实现（Ch.30）—— Baker 的独特价值

电流源阵列版图：单位电流源的叉指/共质心布局，梯度误差的抵消方案
去毛刺逻辑：在数据切换时使所有电流源短暂断开再接通，减少毛刺能量
本地锁存器：每个电流单元内置锁存器，减少全局时钟偏斜
分段 DAC 的解码器设计：MSB 段 thermometer 解码器的门级实现

3. Baker 的 DAC 覆盖 vs EE247/Allen

DAC 主题	Baker Ch.29-30	EE247	Allen Ch.9
电流舵 DAC	最详细（匹配/版图/毛刺）	架构级	架构级
电阻串 DAC	结构级	结构级	结构级
R-2R DAC	结构级	详细（含失调分析）	结构级
电荷定标 DAC	结构级	结构级	主要覆盖
分段架构	解码器实现	定性	定性
DEM	概念级	概念级	概念级

Baker 的 DAC vs EE247/Allen：EE247 提供最全面的 DAC 静态/动态非理想性分析（DNL/INL/毛刺/建立时间）；Allen Ch.9 提供 DAC 三种定标方式的系统分类（电压/电流/电荷）。Baker 的独特价值在于电流舵 DAC 的匹配分析和 Ch.30 的实现级覆盖——电流源阵列版图、去毛刺逻辑、本地锁存器。

关联页：Baker CMOS 电路设计版图与仿真深度解析 §29, §30

📗 Sansen 补充（Ch.20 CMOS ADC & DAC Principles——从 DAC 到 ADC 的完整分类覆盖）

Sansen Ch.20 覆盖 CMOS ADC 和 DAC 的完整原理，与 EE247 的 ADC 重点和 Allen Ch.9 的三定标分类形成互补，以逐项分类对比为特色。

1. DAC 架构分类

Sansen 将 DAC 分为三类：

DAC 类型	原理	分辨率	速度	面积
电阻型	电阻串分压	8-10bit	中	大
电容型	电荷定标	10-12bit	中	大
电流舵	电流源阵列求和	10-14bit	高	小

其中电流舵 DAC 的电流源匹配精度决定了整体分辨率：

$σ (I) / I \propto A_{I} / W L$
随机失配限制 DNL/INL
梯度误差通过共质心版图抵消

2. ADC 架构分类

Sansen 对 ADC 的覆盖从慢速到高速：

ADC 类型	速度	分辨率	比较器数
积分型	极慢	高	1
逐次逼近（SAR）	慢-中	8-16bit	1
算法型	慢	中	1
Flash	极快	6-8bit	$2^{N} - 1$
两步式（Two-Step）	快	8-10bit	$2^{N /2 + 1} - 1$
内插/折叠	快	8-10bit	中
Pipeline	中-快	8-14bit	N-stage

3. Sansen vs EE247/Allen/Baker

维度	Sansen Ch.20	EE247	Allen Ch.9	Baker §28-30
DAC 架构	三类系统对比	R-2R 详细	三定标系统	电流舵详细
ADC 架构	七类全覆盖	Flash/Pipeline/ΣΔ	三大类	Flash/SAR/ΔΣ
量化噪声	基础	中级	基础	SPICE 验证
INL/DNL	定义+例子	完整分析	定义	仿真方法

Sansen 的独特价值：Ch.20 以单一章节覆盖 ADC 和 DAC 的所有主流架构（7种 ADC + 3种 DAC），是经典教材中最简洁全面的综述性覆盖。其架构对比表特别适合作为设计起始的架构选择参考。

关联页：Sansen 模拟集成电路设计精粹深度解析 §20

📘 Martin 补充（Ch.16 Nyquist-Rate DAC Architectures——电流舵与分段DAC深入分析）

Martin Ch.16 从 Nyquist ADC/DAC 的系统视角覆盖 DAC 架构，与 EE247（侧重动态性能/非理想性）、Baker（侧重电流舵匹配/版图）、Sansen（三类对比）互补。

1. 电流舵 DAC 的完整分析

Martin 对电流舵 DAC 的分析深度与 Baker 相当，但更偏系统级设计：

电流源匹配： $σ (Δ I) / I \propto A_{I} / W L$ 给出随机失配与 DNL/INL 的关系
梯度误差补偿：一维/二维共质心版图的系统失配抵消
输出阻抗效应：有限输出阻抗引入码相关 INL—— $R_{o u t}$ 需满足 $R_{o u t} ≫ R_{L} \cdot 2^{B - 1}$

2. 分段 DAC 的架构选择

Martin 提供了 MSB/LSB 分段位数分配的系统方法：

分段策略	面积	DNL 最坏值	解码器复杂度
纯单元元件	最大	$2 σ$	高（ $2^{B} - 1$ 解码）
MSB 单元 + LSB 二进制	中等	取决于 LSB 匹配	中等
纯二进制加权	最小	$(2^{B} - 1) σ$	无

最优分段：通常 MSB 3-5 bit 单元元件，剩余 LSB 二进制加权

3. 电压/电流模式 DAC 的对比

Martin 独特地对比了两种 DAC 模式：

特性	电压模式	电流模式
输出阻抗	低	高
速度限制	运放建立	开关 + 负载 RC
适用架构	电阻串、电荷定标	电流舵、R-2R
功耗	较低	中等

4. Ch.16 与其他教材对比

维度	Martin Ch.16	EE247	Baker	Sansen
电流舵 DAC	系统设计	架构级	匹配/版图	对比性
分段架构	位数分配方法	定性	解码器实现	三类对比
电压/电流模式对比	独特视角	—	—	—

Martin 的独特价值：Ch.16 提供分段 DAC 位数分配的系统方法和电压/电流 DAC 模式的独特对比，这些是 EE247（偏重静态/动态非理想性）、Baker（偏重电流舵实现级）和 Sansen（偏重架构分类）均未覆盖的内容。

关联页：Martin Analog Integrated Circuit Design 深度解析 §16

KnowledgeWiki

探索

DAC架构与动态性能

关系图谱