pn 结耗尽区分析

pn 结的耗尽区（空间电荷区）特性是理解所有集成电路器件（BJT、MOS、JFET、齐纳二极管、隔离寄生电容）的基础。反向偏置 pn 结的耗尽层宽度、电容、击穿特性直接影响晶体管输出电阻、频率响应、噪声性能以及版图寄生效应。本文基于 Gray §1.2 提炼。

前后关系

前置知识：

半导体物理基础（本征半导体、掺杂、载流子浓度）
基本电磁学（泊松方程、电场、电势）
采样理论基础 — 采样电容中的 pn 结寄生效应

本书内部链条：

pn结耗尽区分析（本文，§1.2）→ 双极晶体管大信号特性（§1.3）— 集电极-基极耗尽区决定 Early 效应和击穿电压
→ 双极晶体管小信号模型（§1.4）— C_μ、C_je、C_cs 耗尽电容构成高频寄生
→ MOS晶体管模型与特性（§1.5-§1.6）— 源/漏结耗尽电容
→ 集成电路频率响应（Ch.7）— 耗尽电容是频率响应的主要限制因素
→ 集成电路噪声分析（Ch.11）— 雪崩击穿噪声源

外部关联：

电路中的Jitter与Phase Noise — LC 振荡器中的变容管利用 pn 结耗尽电容调谐
Jitter对数据转换器的影响 — ADC 采样开关中 pn 结漏电影响保持精度
SCΔΣ调制器的高层设计与开关电容积分器 — 开关电容中的寄生电容包含 pn 结耗尽电容

原理介绍

内建电势

当 p 型和 n 型半导体接触时，由于载流子浓度差，空穴从 p 区向 n 区扩散，电子从 n 区向 p 区扩散，在结附近形成空间电荷区（耗尽区）。平衡时，扩散电流与漂移电流相等，结两端形成内建电势：

ψ_{0} = V_{T} ln \frac{N _{A} N _{D}}{n _{i}^{2}}

其中 $V_{T} = k T / q \approx 26 mV$ （300K）， $N_{A}$ 、 $N_{D}$ 分别为受主和施主掺杂浓度， $n_{i} \approx 1.5 \times 1 0^{10} cm^{- 3}$ 为硅的本征载流子浓度。

耗尽层宽度（突变结近似）

假设 p 区和 n 区掺杂均匀（突变结），反向偏压 $V_{R}$ 施加后，总电压为 $ψ_{0} + V_{R}$ 。由泊松方程（一维）可得耗尽层宽度：

\frac{d ^{2} V}{d x ^{2}} = - \frac{ρ}{ϵ} = \frac{q N _{A}}{ϵ} (- W_{1} < x < 0)

\frac{d ^{2} V}{d x ^{2}} = - \frac{q N _{D}}{ϵ} (0 < x < W_{2})

利用边界条件（耗尽区外电场为零），解得：

p 侧耗尽宽度：

W_{1} = \frac{2 ϵ ( ψ _{0} + V _{R} )}{q N _{A} ( 1 + \frac{N _{A}}{N _{D}} )}^{1/2}

n 侧耗尽宽度：

W_{2} = \frac{2 ϵ ( ψ _{0} + V _{R} )}{q N _{D} ( 1 + \frac{N _{D}}{N _{A}} )}^{1/2}

重要性质：

$W \propto ψ_{0} + V_{R}$ — 耗尽宽度与电压的平方根成正比
$W_{1} N_{A} = W_{2} N_{D}$ — 两侧总电荷相等
耗尽区主要集中在轻掺杂侧（如 N_A ≪ N_D 时，W_1 ≫ W_2）
最大电场出现在冶金结面（x=0）处：

∣ E_{m a x} ∣ = \frac{q N _{A}}{ϵ} W_{1} = \frac{2 q N _{A} N _{D} V _{R}}{ϵ ( N _{A} + N _{D} )}

耗尽电容

耗尽区中存储的电荷随偏压变化，表现为电压相关电容：

C_{j} = \frac{d Q}{d V _{R}} = A \frac{q ϵ N _{A} N _{D}}{2 ( N _{A} + N _{D} )} \cdot \frac{1}{ψ _{0} + V _{R}}

通常写作归一化形式：

C_{j} = \frac{C _{j 0}}{1 - V _{D} / ψ _{0}} (突变结, 指数 m=1/2)

对于扩散形成的缓变结（杂质浓度线性变化），耗尽电容近似为：

C_{j} = \frac{C _{j 0}}{3 1 - V _{D} / ψ _{0}} (缓变结, 指数 m=1/3)

其中 $V_{D}$ 为结偏压（正向为正，反向为负）， $C_{j 0}$ 为零偏电容。

实际行为（见 Gray Fig. 1.3）：

反向偏压时， $C_{j}$ 随电压增大而减小
正向偏压 $V_{D}$ 接近 $ψ_{0}$ 时，简单模型预测 $C_{j} \to \infty$ ，但实际上由于大电流导通耗尽区消失，电容趋于恒定值
SPICE 中通常对 $V_{D} > ψ_{0} /2$ 区域使用线性外推

示例：零偏电容 3 pF， $ψ_{0} = 0.5$ V，10 V 反偏时：

C_{j} = \frac{3}{1 + 10/0.5} = 0.65 pF

雪崩击穿

当反向偏压增大至最大电场超过临界电场 $E_{crit} \approx 3 \times 1 0^{5}$ V/cm（对于 $1 0^{15}$ - $1 0^{16}$ cm $^{- 3}$ 掺杂浓度）时，耗尽区中的载流子获得足够能量，在碰撞中产生新的电子-空穴对，引发雪崩倍增效应。

倍增因子：

M = \frac{1}{1 - ( \frac{V _{R}}{B V} ) ^{n}}

其中 $n$ 在 3~6 之间， $B V$ 为击穿电压。

平面突变结击穿电压：

B V = \frac{ϵ ( N _{A} + N _{D} )}{2 q N _{A} N _{D}} E_{crit}^{2}

实用注意：

实际扩散结的边缘效应会导致击穿电压比平面结计算值低最多 50%
击穿本身不具破坏性，但需外部限流防止过热损坏
利用雪崩击穿的器件称为齐纳二极管（尽管 <6V 时实际是齐纳隧穿机制，>6V 时是雪崩机制）

公式推导（突变结耗尽宽度完整推导）

1. 泊松方程

\frac{d ^{2} V}{d x ^{2}} = - \frac{ρ}{ϵ}

在 p 侧（ $- W_{1} < x < 0$ ）： $ρ = - q N_{A}$

\frac{d ^{2} V}{d x ^{2}} = \frac{q N _{A}}{ϵ}

在 n 侧（ $0 < x < W_{2}$ ）： $ρ = q N_{D}$

\frac{d ^{2} V}{d x ^{2}} = - \frac{q N _{D}}{ϵ}

2. 一次积分得电场

p 侧： $E = - \frac{d V}{d x} = - \frac{q N _{A}}{ϵ} (x + W_{1})$ ，利用 $E (- W_{1}) = 0$

n 侧： $E = - \frac{d V}{d x} = \frac{q N _{D}}{ϵ} (x - W_{2})$ ，利用 $E (W_{2}) = 0$

3. 二次积分得电势

p 侧（以 $V (- W_{1}) = 0$ 为参考）：

V (x) = \frac{q N _{A}}{ϵ} (\frac{x ^{2}}{2} + W_{1} x + \frac{W _{1}^{2}}{2})

在 x=0 处： $V_{1} = \frac{q N _{A}}{2 ϵ} W_{1}^{2}$

n 侧类似： $V_{2} = \frac{q N _{D}}{2 ϵ} W_{2}^{2}$

4. 总电压约束

ψ_{0} + V_{R} = V_{1} + V_{2} = \frac{q}{2 ϵ} (N_{A} W_{1}^{2} + N_{D} W_{2}^{2})

结合电荷中性条件 $W_{1} N_{A} = W_{2} N_{D}$ 即可解出 W_1、W_2 的表达式。

参考文献

P. R. Gray, P. J. Hurst, S. H. Lewis, R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 5th ed., Wiley, 2009, §1.2.
S. M. Sze, Physics of Semiconductor Devices, 3rd ed., Wiley, 2007.
R. S. Muller, T. I. Kamins, Device Electronics for Integrated Circuits, 3rd ed., Wiley, 2003.
A. S. Grove, Physics and Technology of Semiconductor Devices, Wiley, 1967.

双向链接

本文链接到

双极晶体管大信号特性 — 集电极-基结耗尽区决定 Early 效应
双极晶体管小信号模型 — C_μ、C_je、C_cs 耗尽电容参数
MOS晶体管模型与特性 — 源/漏结耗尽电容
Gray 模拟集成电路分析与设计深度解析 — 来源导航页
电路中的Jitter与Phase Noise — LC VCO 变容管

链接到本文

双极晶体管大信号特性 — 需要 pn 结耗尽区概念解释击穿
双极晶体管小信号模型 — 需要耗尽电容解释寄生参数
MOS晶体管模型与特性 — 需要耗尽区解释体效应

📚 Sze 补充（Ch.2 更深入的耗尽区理论）

Sze Ch.2 在 Gray §1.2 基础上提供了更严格的耗尽区理论推导和更广泛的结型分析。

任意掺杂剖面的 C-V 分析（§2.2.3）：

对任意掺杂分布，耗尽电容的一般表达式始终为 $C = ε_{s} / W_{D}$ 。通过 $1/ C^{2}$ - $V$ 曲线的斜率可提取非均匀掺杂剖面：

N (W_{D}) = - \frac{2}{q ε _{s} A ^{2}} [\frac{d ( 1/ C ^{2} )}{d V}]^{- 1}

这为实验测定扩散结的掺杂分布提供了标准方法。

Debye 长度分辨率极限（§2.2.1）：

C-V 测量对掺杂剖面的空间分辨率受 Debye 长度 $L_{D}$ 限制：

L_{D} = \frac{ε _{s} k T}{q ^{2} N}

Si 在 $N = 1 0^{16} cm^{- 3}$ 时 $L_{D} \approx 40 nm$ 。掺杂在小于 $L_{D}$ 尺度内的突变无法被 C-V 分辨。

雪崩击穿的电离积分（§2.4.3）：

Gray 给出的简化击穿公式在 Sze 中被严格的电离积分替代：

\int_{0}^{W_{D}} α_{p} exp [- \int_{0}^{x} (α_{p} - α_{n}) d x^{'}] d x = 1

关键结果：

通用近似公式： $V_{B D} \approx 60 (E_{g})^{3/2} (N /1 0^{16})^{- 3/4}$ V（突变结）
最大电场在击穿时变化缓慢（几个数量级 $N$ 内仅变化 4 倍）
温度系数为正（高温 $V_{B D}$ 增大）——区别于隧道击穿的负温度系数
圆柱/球面边缘效应显著降低平面结击穿电压

穿通击穿（§2.4.3）：

当外延层厚度 $W < W_{D m}$ 时，器件在达到雪崩条件前穿通。Sze 给出了 $p^{+}$ - $n$ - $n^{+}$ 结构的击穿电压 vs 掺杂浓度曲线族（以 $W$ 为参数），这是功率器件设计的关键参考。

p-i-n 二极管（§2.6.7）：

本征层完全耗尽后电容恒定（不随反偏变化），击穿电压 $V_{B D} = E_{m} W$ 。正向 RF 电阻由直流偏置控制： $R_{RF} \approx W^{2} / (μ_{n} μ_{p} τ I_{F})$ 。

来源对比：Gray §1.2 侧重 SPICE 模型所需的参数化电容公式（ $m = 1/2$ , $m = 1/3$ ）；Sze Ch.2 提供完整的物理推导，包括电离积分、边缘效应、穿通分析和任意掺杂剖面的 C-V 提取方法。

关联页：pn结电流电压特性与击穿、Sze Physics of Semiconductor Devices 深度解析 Ch.2

KnowledgeWiki

探索

pn结耗尽区分析

关系图谱