CIFB与CRFB反馈环路滤波器拓扑

CIFB 与 CRFB：分布式反馈环路滤波器拓扑

CIFB（Cascade of Integrators with FeedBack）是 ΔΣ 调制器最直观的环路滤波器结构——将 MOD2 的反馈思路直接扩展到高阶，通过分布式反馈系数 $a_1\dots a_L$ 实现所需的 NTF 极点。CRFB 进一步引入谐振器内部反馈，实现单位圆上的复数 NTF 零点。本章 §4.7.1 详细分析了 CIFB/CRFB 的结构、设计方法和动态范围缩放策略。

---

前后关系

上下文：MOD2替代架构 中的 Boser-Wooley 结构是 CIFB 在二阶调制器中的特例。广义二阶结构与最优NTF设计 讨论了更一般的反馈系数配置。

高阶ΔΣ调制器NTF系统化设计 给出了N T F 的设计方法——CIFB/CRFB 将 NTF 的极点映射到具体的积分器反馈系数。

后续延伸：Ch.7（DT 电路实现）将 CIFB 结构映射为开关电容电路，Ch.8（CT-ΔΣ调制）将 CIFB 推广到连续时间域。CIFF与CRFF前馈环路滤波器拓扑 提供另一种（互补的）设计范式。

---

原理介绍

CIFB 结构（图 4.21）

三阶 CIFB 由三级延迟积分器级联构成，量化器输出通过权重 $a_1,a_2,a_3$ 反馈到各级积分器输入。

环路滤波器 $L_1(z)$：

$$L_1(z)=\frac{a_1{z}^{-3}}{(1-z^{-1}{)}^3}+\frac{a_2{z}^{-2}}{(1-z^{-1}{)}^2}+\frac{a_3{z}^{-1}}{1-z^{-1}}$$

NTF：

$$NTF(z)=\frac{(1-z^{-1}{)}^3}{(1-z^{-1}{)}^3+a_3{z}^{-1}(1-z^{-1}{)}^2+a_2{z}^{-2}(1-z^{-1})+a_1{z}^{-3}}$$

STF（输入系数 $b_1$）：

$$STF(z)=\frac{b_1{z}^{-3}}{(1-z^{-1}{)}^3+a_3{z}^{-1}(1-z^{-1}{)}^2+a_2{z}^{-2}(1-z^{-1})+a_1{z}^{-3}}$$

设计流程：从所需 NTF 的分母多项式 $D(z)$ 出发，通过系数匹配求解 $a_1,a_2,a_3$。通常 $b_1=a_1$ 以保证 STF(1)=1。

CIFB 的系数示例

三阶 maximally-flat NTF，OBG=2.25：

$$NTF=\frac{(1-z^{-1}{)}^3}{1-1.467z^{-1}+0.8917z^{-2}-0.1967z^{-3}}$$

匹配系数得：$a_1=0.228,a_2=0.957,a_3=1.533$

系数大小规律：$a_3>a_2>a_1$。原因：$a_3$ 对应一阶路径（“快路径”——快速粗调），$a_1$ 对应三阶路径（“精路径”——高增益但慢速）。快路径需要大增益才能有效稳定环路。

CIFB 的问题：积分器含大幅信号分量

直流分析：稳定环路中每个积分器的直流输入必须为零。由此：

$$x_1=a_{2}u,x_2=a_{3}u$$

由于 $a_2$ 和 $a_3$ 可能远大于 1（本例 $a_2=0.957,a_3=1.533$），$x_1$ 和 $x_2$ 的摆幅可能超过量化器范围——导致积分器饱和。

仿真数据：$u=0.85$ FS（正弦），$x_2$ 峰值幅度 ≈ 2.1 倍量化器范围，$x_3$ 约 1.5 倍。

动态范围缩放

目标：在不改变 $L_0$ 和 $L_1$ 的前提下，缩放各级积分器输出幅度到安全范围内（通常 ≤ 量化器范围）。

缩放方法（图 4.23-4.24）：

1. 将第一级积分器的反馈电容 $C$ 乘以 $\alpha$ ⇒ $x_1$ 缩小 $\alpha$ 倍
2. 缩小下一级积分器中感知 $x_1$ 的输入电容 $C_2$ 同样 $\alpha$ 倍 ⇒ $x_2$ 的传递函数不变
3. 对后续各级继续此过程

缩放通过系数 $c_1,c_2$ 实现（图 4.24b）。

噪声和面积的权衡：缩小的反面效应——

• 缩放因子 $\alpha$ 增大 ⇒ $x_1$ 摆幅减小 ⇒ 第一级反馈电容可减小 ⇒ 面积减小
• 但后续级的噪声被衰减 ⇒ 信噪比改善
• $\alpha$ 过大 ⇒ 第一积分器饱和 ⇒ 性能恶化

最优缩放：在不引起任何积分器饱和的前提下，尽可能放大缩放因子。

缩放后的 CIFB 问题

动态范围缩放后，第一级积分器的等效输入系数 ${\hat{a}}_1$ 变得非常小。

${\hat{a}}_1=a_1/(a_2{a}_3)$——由于 $a_1$ 本就很小（NTF 稳定性的要求），除以 $a_2{a}_3$ 后更小。

小 ${\hat{a}}_1$ 的后果：

1. 面积巨大：输入电容固定（由 $kT/C$ 噪声决定），小 ${\hat{a}}_1$ 要求更大的积分电容 ⇒ 芯片面积增加
2. 噪声性能差：后续级噪声和失真到输入端的衰减不足
3. 谐波失真：积分器输出含大幅信号分量 ⇒ 不可避免的非线性 ⇒ 谐波失真

CRFB：实现复数 NTF 零点

将两个积分器通过内部反馈系数 $g_1$ 连接形成谐振器（图 4.27）：

$$z^2-(2-g_1)z+1=0$$

谐振频率 ${\omega }_1\approx \sqrt{g_1}$（当 $g_1\ll 1$）。

CRFB 中 $L_1(z)$ 的极点：一个在 dc（第一级积分器），两个复数极点（谐振器），实现 NTF 的一个 dc 零点和一对复共轭零点。

延迟积分器谐振器（高速应用，图 4.27 注）：若两级积分器均带延迟（$z^{-1}/(1-z^{-1})$），谐振器传递函数为：

$$R(z)=\frac{z^{-2}}{1-2z^{-1}+(1+g_1)z^{-2}}$$

极点位于单位圆外——但被主环路负反馈稳定化。

CIFB 的替代方案：输入前馈

为缓解积分器含大幅信号分量的根本问题，可在 CIFB 中加入输入前馈路径（图 4.26）：

$$b_4=1,b_3=a_3,b_2=a_2$$

这样，$x_3$ 变得无信号分量（只有整形噪声），$x_1,x_2$ 的信号分量也大幅减小。代价：STF 出现带外峰化——可能被外部干扰信号激发导致环路失稳。

---

关键洞察

1. CIFB 是最直观的高阶 ΔΣ 结构——但对 ${\hat{a}}_1$ 的严格要求使其在深亚微米工艺中面积和功耗都处于劣势
2. 动态范围缩放的本质：通过电容配比重新分配各级的增益、噪声和摆幅约束——是集成实现中的关键”隐形成本”
3. CRFB 的 $\sqrt{g_1}$ 关系使谐振频率精确可控（$g_1$ 通过电容比实现）
4. 输入前馈是 CIFB 问题的”补丁”——有效但引入 STF 峰化问题
5. CIFB 需要 N 个反馈 DAC（N 阶）——面积/功耗开销大，CIFF 只需 1 个

---

参考文献

1. S. Pavan, R. Schreier, and G. C. Temes, Understanding Delta-Sigma Data Converters (2nd ed.), §4.7.1. IEEE Press/Wiley, 2017.
2. S. R. Norsworthy, R. Schreier, and G. Temes, Delta-Sigma Data Converters: Theory, Design, and Simulation. IEEE Press, New York, 1997.
3. B. E. Boser and B. Wooley, “The design of sigma-delta modulation analog-to-digital converters,” IEEE J. Solid-State Circuits, vol. 23, no. 6, pp. 1298-1308, 1988.
4. R. Gregorian and G. C. Temes, Analog MOS Integrated Circuits for Signal Processing. Wiley-Interscience, 1986.

---

相关页面

• CIFF与CRFF前馈环路滤波器拓扑
• MOD2替代架构
• 高阶ΔΣ调制器NTF系统化设计
• 高阶ΔΣ调制器稳定性与MSA
• 单比特高阶ΔΣ调制器与Lee准则
• ΔΣ环路状态空间描述
• Pavan ΔΣ 数据转换器 Ch.4 深度解析
• Pavan ΔΣ 数据转换器 Ch.8 深度解析 — Ch.8 §8.5 将 CIFB/CRFB 推广到 CT 域
• SCΔΣ调制器的高层设计与开关电容积分器 — §7.2 使用 CIFB 作为 SCMOD2 的实现拓扑，并通过动态范围缩放确定电路参数
• CT-ΔΣ环路滤波器拓扑与建模方法 — CT 域的 CIFB/CIFF/CIFF-B 实现对比