ΔΣ DAC

ΔΣ 技术不仅用于 ADC，也广泛应用于 DAC：用全数字调制器配合粗量化（1-bit 或少量 bit）DAC 实现高精度数模转换。

---

前后关系

上下文：§1.9 在完整介绍了 ΔΣ ADC 的各种形式后，指出同样的噪声整形原理也可用于 DAC。动机与 ADC 对称：奈奎斯特率 DAC 面临失配限制。

后续章节：

• Ch.13 完整讨论 ΔΣ DAC 的设计、实现、失配整形
• Ch.6（DAC失配问题与旋转选择DWA原理、旋转实现与替代失配整形拓扑、高阶失配整形原理、三电平分段DAC与过渡误差整形）的失配整形技术是 ΔΣ DAC 的核心使能技术

---

原理介绍

ΔΣ DAC 系统

数字输入 (如 18-bit, f_s) → [插值滤波器] → [数字 ΔΣ 调制器] → [粗 DAC] → [模拟低通] → 模拟输出

与 ΔΣ ADC 的对称关系：

功能	ΔΣ ADC	ΔΣ DAC
输入	模拟	数字
输出	数字	模拟
调制器位置	模拟域	数字域
粗量化	ADC（模拟→数字）	数字截断
后处理	抽取滤波器	模拟低通滤波器
核心优势	模拟精度宽松	全数字实现

数字 ΔΣ 调制器

关键差异：ΔΣ DAC 的调制器是全数字的。

数字输入 (高精度) → ( + ) → [累加器] → [截断器] → 低精度输出 (如 1-bit)
                    ↑                         |
                    └──── [数字延迟] ←─────────┘

• 输入：高分辨率字（如 18-24 bit）
• 输出：低分辨率流（1-5 bit）
• 截断器扮演”数字量化器”角色
• 截断误差（量化噪声）被数字环路滤波整形

1-bit DAC 的优势

1-bit DAC 具有与 1-bit ADC 完全相同的本征线性优势：

$$y=k\cdot x+\text{offset}$$

这是由仅有两个输出电平保证的——任何通过两个点的直线都是线性传递函数。

多 bit DAC 的挑战

与 ADC 中完全相同：

• DAC 单元失配导致谐波失真
• 需使用失配整形（DWA / DEM）
• 或使用数字校正

---

系统设计考虑

后置模拟滤波器

数字 ΔΣ 调制器输出的高速 1-bit（或多 bit）流含有大量带外整形噪声。模拟低通滤波器的作用：

1. 重构：将数字码流恢复为模拟波形
2. 去噪：滤除带外整形噪声

模拟滤波器的阶数取决于：

• 调制器 NTF 的带外增益
• 带外噪声的总功率
• 系统对噪声抑制的要求

过采样率

ΔΣ DAC 的 OSR 与 ADC 类似：

• 高 OSR：噪声整形效果好，但时钟频率高
• 低 OSR：需更高阶调制器或多 bit 量化

---

应用

应用	精度	带宽	典型 OSR
数字音频	16-24 bit	20 kHz	64-256
任意波形发生器	12-16 bit	1-100 MHz	8-32
RF 发射机	10-14 bit	10-100 MHz	4-16
传感器激励	16-20 bit	1-100 kHz	64-512

ΔΣ DAC vs 传统 DAC

对比	传统 DAC（R-2R, 电流舵）	ΔΣ DAC
精度限制	元件匹配 ≈ 12-14 bit	可达 20+ bit
线性度	依赖失配/校准	1-bit 本征线性
速度	单个时钟周期输出	需要多个周期平均
面积	大（大量匹配元件）	小（数字为主）
设计复杂度	模拟为主	数字为主

---

参考文献

1. Pavan, S., Schreier, R., & Temes, G. C. (2017). Understanding Delta-Sigma Data Converters (2nd ed.), §1.9 & Ch.13. IEEE Press/Wiley.
2. Norsworthy, S. R., Schreier, R., & Temes, G. C. (1997). Delta-Sigma Data Converters: Theory, Design, and Simulation, Ch.10. IEEE Press.

---

📙 Rosa 补充（Ch.1 ΣΔ DAC 信号处理链与数字 ΣΔM 实现）

Rosa《Sigma-Delta Converters》Ch.1 对 ΣΔ DAC 的信号处理链给出了完整的系统级分析。

ΣΔ DAC 四大模块

Rosa 明确划分了 ΣΔ DAC 的完整信号处理链（Fig.1.26）：

1. 插值器：将 $f_N$ 上采样至 $f_s=\text{OSR}\cdot f_N$
2. 数字 ΣΔM：将 $N_{in}$-bit 截断为 $N_{out}$-bit，截断误差被噪声整形
3. 低分辨率 DAC：$N_{out}$-bit（通常 1-2 bit），高线性
4. 模拟重构滤波器：滤除带外截断噪声

数字 ΣΔM 的传递函数

与模拟 ΣΔM 不同，数字 ΣΔM 的环路滤波器 $H_e(z)$ 在反馈路径[Eq.1.32]：

$$Y(z)=X(z)+[1-H_e(z)]\cdot E(z)$$

• 一阶：$H_e(z)=z^{-1}$ → $\text{NTF}(z)=1-z^{-1}$
• 二阶（Fig.1.29）：$H_e(z)=2z^{-1}-z^{-2}$ → $\text{NTF}(z)=(1-z^{-1}{)}^2$
• 硬件实现：数字累加器 + 加法器 + 延迟，系数取整数（甚至 2 的幂）

设计折衷

$N_{out}$	DAC 线性	稳定性	模拟滤波	谱纯度
1（单 bit）	完美线性	难保证	要求高	有 tone
多 bit	需要 DEM	容易	要求低	较干净

时间交织 ΣΔ DAC

Rosa 提及最新 ΣΔ DAC 使用 TI（时间交织）技术在 GHz 范围工作，同时保持低 OSR——这是有线通信发射机的前沿方案。

差异定位：Pavan Ch.13 对 ΣΔ DAC 的分析侧重 DAC 非线性的影响；Rosa Ch.1 从完整信号处理链视角出发，给出了插值器 + 数字 ΣΔM + DAC + 模拟滤波的全流程公式。

---

相关页面

• 失配整形与多bit ΔΣ调制器
• ΔΣ调制器中的抽取与插值滤波
• Pavan ΔΣ 数据转换器 Ch.1 深度解析
• CT-ΔΣ调制
• Rosa Sigma-Delta Converters Practical Design Guide 深度解析