Rajan 2014: Design Techniques for CT ΔΣ Modulators With Embedded Active Filtering

来源: R. S. Rajan and Shanthi Pavan, “Design Techniques for Continuous-Time ΔΣ Modulators With Embedded Active Filtering,” IEEE JSSC, vol. 49, no. 10, pp. 2187-2198, Oct. 2014.

基本信息

项目	内容
期刊	IEEE JSSC (Journal of Solid-State Circuits)
年份	2014
作者	Radha S. Rajan (IIT Madras, 现 Qualcomm), Shanthi Pavan (IIT Madras)
领域	CT-ΔΣ 调制器 + 嵌入式有源滤波器设计
工艺	0.13 μm CMOS
DOI	10.1109/JSSC.2014.2345023

论文定位

本文是 CT-ΔΣ 调制器嵌入式有源滤波技术 的系统性论文，核心贡献包括：

提出将二阶 Butterworth 有源滤波器嵌入 CIFF-B CT-ΔΣ 环路中，实现滤波+ADC 一体化
推导了无需额外硬件的环路补偿方法： $k_{2}^{'} = k_{2} / (1 + k_{1})$
系统对比了嵌入式滤波 vs 前置滤波的噪声、线性度、功耗和面积
结合 4-tap FIR DAC 降低抖动灵敏度，0-18 dB VGA 可编程增益

与已有知识库的关系：

CT-ΔΣ环路滤波器拓扑与建模方法——CIFB/CIFF/CIFF-B 拓扑对比是本文的结构基础
CT-ΔΣ时钟抖动缓解与FIR反馈DAC——FIR DAC 原理在本文中得到实际芯片应用
CT-ΔΣ过量延迟分析与补偿——ELD 补偿方法（RZ DAC 消除直连路径）在本文中使用
16-bit音频CT-ΔΣ调制器设计实例——Pavan Ch.10 设计实例的姐妹篇，同一研究团队

初学者提示：理解本文需要掌握三个前置概念：(1) CT-ΔΣ 调制器的 NTF/STF 设计（见 CT-ΔΣ调制基础与一阶CT-MOD1）；(2) CIFF-B 环路滤波器拓扑（见 CIFF与CRFF前馈环路滤波器拓扑）；(3) FIR 反馈 DAC 原理（见 CT-ΔΣ时钟抖动缓解与FIR反馈DAC）。

核心内容

§I. 引言——问题背景

无线接收机前端（Fig. 1）通常包含 LNA → Mixer → LPF → ADC 信号链。接收信号可能包含强干扰信号（interferers/blockers），LPF 的作用是衰减干扰，从而降低 ADC 所需的动态范围。

CT-ΔΣ 调制器的优势：

电阻输入阻抗 → 易于驱动，简化信号链
无开关电容折叠噪声 → 固的反混叠特性
运放摆率要求低 → 更好的线性度

核心问题：传统 CT-ΔΣ 的 STF（Signal Transfer Function）存在带外峰值（peaking），不论采用 CIFB、CIFF 还是 CIFF-B 拓扑（Fig. 2），都无法独立控制 STF 的形状和带宽：

拓扑	STF 高频滚降	带外峰值	功耗效率
CIFB	4 阶	无	差（第一积分器增益小）
CIFF	1 阶	有	好
CIFF-B	3 阶	有	好

STF peaking 的代价：以单比特 CTDSM 为例，MSA（最大稳定幅度）为 $MS A (f) = MS A_{D C} /∣ STF (f) ∣$ 。6 dB 的 STF 峰值使输入信号被限制为 $MS A_{D C} /2$ ，需要同等的带内 SNR 提升来补偿，直接增加功耗。

初学者提示：STF peaking 意味着带外频率处的信号被放大。如果存在大干扰信号，放大后可能使调制器过载，因此必须降低输入信号幅度来保证稳定性，这就牺牲了信噪比。

§II. 嵌入式滤波器技术——核心贡献

A. 从”前置滤波”到”嵌入滤波”的演进（Fig. 4）

方案 (a)：滤波器前置——LPF $H (s)$ 放在 CTDSM 之前。简单直接，但：

滤波器增加噪声（直接叠加到 ADC 输入）
滤波器消耗额外功耗
滤波器降低信号链线性度

方案 (b)：滤波器嵌入——将 $H (s)$ 移到第一积分器 $L_{1} (s)$ 之后：

滤波器噪声被 $L_{1} (s)$ 的带内增益所抑制（除以 $L_{1}$ 的增益）
但引入额外延迟/极点 → 改变 NTF → 需要补偿

补偿路径 $H_{c} (s)$ ：添加从 DAC 输出到滤波器输出的补偿路径，恢复原始 NTF。

B. 二阶滤波器的无硬件补偿（Fig. 5-6）

关键推导：假设 $H (s)$ 为二阶传递函数 $H (s) = 1/ (1 + a s + b s^{2})$ （DC 增益为 1），则补偿路径需要：

H_{c} (s) = \frac{H ( s ) - 1}{L _{1} ( s )} = \frac{- ( a s + b s ^{2} ) / ( 1 + a s + b s ^{2} )}{k _{1} / s} = \frac{- ( a + b s ) \cdot s}{k _{1} ( 1 + a s + b s ^{2} )}

由于 $H (s) - 1$ 在 DC 处有零点，恰好抵消了 $L_{1} (s)$ 的极点，因此 $H_{c} (s)$ 是可实现的！

物理实现：滤波器和补偿路径有相同的分母多项式，可用同一个有源 RC 网络实现（Fig. 5）。

C. 无额外硬件补偿的精髓（Eq. 1）

将补偿整合到 CIFF-B CTDSM 后（Fig. 6(a)），DAC 到滤波器输出 $v_{x}$ 的传递函数为：

\frac{V _{x} ( s )}{V _{d a c} ( s )} = \frac{k _{2}^{'} / s + k _{2}^{'} k _{1} H ( s ) / s}{1 + k _{1} k _{2}^{'} H ( s ) / s}

当选择 $k_{2}^{'} = k_{2} / (1 + k_{1})$ 时：分子和分母中的二阶多项式精确抵消，得到：

\frac{V _{x} ( s )}{V _{d a c} ( s )} = \frac{k _{2}}{s}

这与无滤波器时的独立 CTDSM 完全相同！量化噪声传递不受影响 → NTF 保持不变。

关键洞察：这一补偿方法的巧妙之处在于：(1) 无需额外有源电路；(2) 仅通过修改一个系数 $k_{2}^{'}$ 即可实现；(3) 对任意阶滤波器均可推广。

D. 噪声分析（Fig. 6(b)）

嵌入滤波器后，滤波器电阻热噪声到调制器输出的传递函数呈现一阶噪声整形特性（因为噪声被第一积分器的增益所抑制）。

相比之下，前置滤波器的电阻噪声直接叠加到 ADC 输入，传递函数在带内为 $∣ STF ∣ \approx 1$ 。

结论：嵌入方案的总输出噪声更低，允许第一积分器进行阻抗缩放以节省功耗。

设计中的阻抗缩放：

第一积分器：阻抗缩放 1.8×（电阻增大 1.8×，电容缩小 1.8×）
滤波器：阻抗缩放 3×
总输入参考噪声与前置方案相同，但功耗更低

E. 线性度分析（Eq. 2, Fig. 7-8）

OTA 非线性模型： $i_{o u t} = g_{m} v_{d} - g_{m 2} v_{d}^{2} - g_{m 3} v_{d}^{3}$

其中 $g_{m} = 100$ S, $g_{m 2} = 200$ , $g_{m 3} = 4000$ （归一化）。

仿真对比三种情况：

前置滤波： $R_{in} = 1 Ω$ ，OTA 不缩放
嵌入 Case A：OTA 阻抗缩放 1.8× 和 3× → 功耗更低，线性度相当
嵌入 Case B：将节省的功耗回灌到 OTA → $g_{m} R$ 积增大 → 线性度显著提升

IM3 改善机制：

失真取决于 $g_{m} \cdot R$ 的乘积
嵌入方案中，OTA 电流可以降低（因为噪声被第一积分器抑制），同时 $R$ 增大
$g_{m} R$ 积增大 → 线性度改善
实测：带内 IIP3 改善约 3 dB，带外 IIP3 改善约 10 dB

F. RC 时间常数变化的鲁棒性（Fig. 9）

系统性 RC 变化：仅改变 $V_{x} / V_{d a c}$ 的 unity-gain 频率，与独立 CTDSM 相同——嵌入滤波器不引入额外的 RC 敏感性。

Monte Carlo 仿真（100 次，1% R/C 随机失配）：NTF 和 STF 均表现出良好的鲁棒性。

§III. 芯片实现细节

两款调制器均在 0.13 μm CMOS 工艺中实现：

信号带宽 $B = 2$ MHz，OSR = 64， $f_{s} = 256$ MHz
二阶 Butterworth 滤波器，3 dB 带宽 = $2 B = 4$ MHz
四阶 CIFF-B NTF， $∣ NTF ∣_{\infty} = 1.5$ （单比特量化器稳定性约束，见单比特高阶ΔΣ调制器与Lee准则）
0-18 dB 可编程增益（VGA）
目标：~80 dB 瞬时动态范围

A. 前置滤波方案（Fig. 10）

Tow-Thomas Biquad 实现前置 LPF，增益分配在两级（ $G_{1}$ 和 $G_{2}$ ）
可编程增益： $G_{1} \in {1, 2, 4}$ ， $G_{2} \in {1, 2}$ ，组合实现 0-18 dB
运放设计（Fig. 11）：两级前馈补偿，AC 耦合前馈级增大输出摆幅，DC 增益 ~60 dB，GBW ~1 GHz
单比特量化器：Sense-amplifier-based flip-flop（Fig. 12）
ELD 补偿：量化器延迟 ~600 ps (~15% $T_{s}$ )
- 关键洞察（Eq. in §III.A）：直连路径系数主要由 $1/ s$ 路径的延迟决定
- 使用 RZ DAC 实现 $k_{f 1}$ 路径（一阶环绕路径），使 $1/ s$ 路径无延迟
- 结果：无需直连路径，简化了电路
4-tap FIR DAC：权重 [0.2, 0.3, 0.3, 0.2]（NRZ 脉冲形状），抖动噪声降低 15 dB
- FIR DAC 以半数字方式实现（Fig. 10），电阻失配仅影响 FIR 系数，不引入非线性
- 补偿 DAC $F_{c} (z)$ 也是 4-tap FIR，系数相同

B. 嵌入滤波方案（Fig. 13）

从 Fig. 10 派生，将 Tow-Thomas Biquad 移到第一积分器之后
阻抗缩放对比（Fig. 14）：

参数	前置方案	嵌入方案
CTDSM 输入电阻	$R$	$2 R$
DAC 电阻	$R$	$2 R$
滤波器电阻	$R$	$3 R$
输入噪声密度	$\propto 4 k T / R$	$\propto 4 k T / (2 R) + shaped$

OTA 电流分配： $OT A_{1} / OT A_{2} / OT A_{F}$ 电流分别为前置方案的 0.65/0.33/0.75 倍
$g_{m} R$ 积比较： $OT A_{1}$ 1.95×、 $OT A_{2}$ 1.0×、 $OT A_{F}$ 1.5× → 线性度全面提升
LPF + 环路滤波器总电流：嵌入 2.3-2.7 mA vs 前置 3.4-4.1 mA

§IV. 测量结果

性能指标	前置滤波 $M_{u p f ro n t}$	嵌入滤波 $M_{e mb e d}$
工艺	0.13 μm CMOS	0.13 μm CMOS
有源面积	0.42 mm²	0.33 mm² (-21%)
DR	90.8 dB	92 dB
峰值 SNR	79.5 dB	80.5 dB
峰值 SNDR	73.7 dB	74.4 dB
功耗	5.9-6.8 mW	4.3-5 mW (-25%)
带内 IIP3	—	+3 dB
带外 IIP3	—	+10 dB

关键结果：

STF 和 MSA：两者几乎完全相同（Fig. 16），验证了嵌入 = 前置的功能等价性
SNR/SNDR vs 输入幅度（Fig. 17）：嵌入方案略优
谐波失真（Fig. 18(a)）：嵌入方案三次谐波更小，二次谐波低于噪声底
IMD（Fig. 18(b)）： $I M_{2}$ 改善 ~11 dB， $I M_{3}$ 改善 ~7 dB → 带内 IIP3 提升 ~3 dB
带外线性度（Fig. 19）：4.75 MHz 和 10.5 MHz 双音 $I M_{3}$ 改善 ~23 dB → 带外 IIP3 提升 ~10 dB
抖动敏感性：两者相同（FIR DAC 相同），验证了嵌入不影响抖动特性
FoM： $F o M = P / (2 \cdot B W \cdot 2^{(SN D R - 1.76) /6.02})$ ，嵌入方案达到最优

§V. 结论与启示

核心结论：将滤波器嵌入 CTDSM 环路中，在功能等价的前提下，可实现：

更低的噪声（滤波器噪声被第一积分器整形）
更好的线性度（ $g_{m} R$ 积增大）
更低的功耗（阻抗缩放节省功耗可回灌到 OTA）
更小的面积（电阻/电容增大但 OTA 缩小）

方法论意义：

补偿公式 $k_{2}^{'} = k_{2} / (1 + k_{1})$ 简洁通用，可推广到任意阶滤波器
无需额外有源电路 → 零功耗开销
结合 FIR DAC → 同时解决抖动和线性度问题

与已有知识库的交叉引用

本文概念	对应知识库页面	关系
CIFF-B 拓扑	CIFF与CRFF前馈环路滤波器拓扑	本文采用的环路滤波器结构
4-tap FIR DAC	CT-ΔΣ时钟抖动缓解与FIR反馈DAC	FIR DAC 的矩方法理论在此应用
ELD 补偿（RZ DAC）	CT-ΔΣ过量延迟分析与补偿	Taylor 级数补偿方法的实际使用
嵌入式有源滤波	CT-ΔΣ嵌入式有源滤波技术	本文核心技术，概念页系统化总结
噪声预算	CT-ΔΣ器件噪声分析与噪声预算分配	嵌入滤波改变噪声分配策略
阻抗缩放	CT-ΔΣ系统化设计定心与闭环拟合	频率缩放与阻抗缩放方法
Tow-Thomas Biquad	有源双二次节与积分器型滤波器	前置滤波器的电路实现
单比特量化器	单比特高阶ΔΣ调制器与Lee准则	$∥ NTF ∥_{\infty} = 1.5$ 约束

核心公式速查

公式	含义
$k_{2}^{'} = k_{2} / (1 + k_{1})$	嵌入滤波器的无硬件补偿条件
$V_{x} / V_{d a c} = k_{2} / s$	补偿后 DAC→滤波器输出的传递函数（与独立 CTDSM 相同）
FIR 权重 [0.2, 0.3, 0.3, 0.2]	优化的 4-tap FIR DAC（抖动噪声降低 15 dB）
阻抗缩放：第一积分器 1.8×，滤波器 3×	噪声等价的功耗优化
$F o M = P / (2 \cdot B W \cdot 2^{(SN D R - 1.76) /6.02})$	Schreier FoM

KnowledgeWiki

探索

Rajan 2014 CT-ΔΣ Embedded Active Filtering 深度解析

关系图谱