ESD二极管设计

📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.4，系统介绍 ESD 二极管的完整设计方法——阳极设计（P+ 扩散宽度/接触/硅化物/间距）、互连布线（并行/反并行/锥形）、多晶硅束缚二极管、N-well 二极管、二极管串设计（架构/多I/O/Darlington放大/面积缩放）和三阱 ESD 二极管。

---

前后关系

前置知识：

• pn结电流电压特性与击穿 — pn 结物理
• ESD芯片设计综合与架构 — 芯片级设计

本书内部链条：

• ESD芯片设计综合与架构 → ESD二极管设计（本文）→ ESD无源电阻设计

---

1. 二极管 ESD 基础

1.1 工作原理

ESD 二极管在正向偏置时导通，将 ESD 电流从 I/O 引导到电源轨：

• 正向偏置：$V_F\approx 0.7\text{V}$（Si），$V_{clamp}=V_F+V_{DD}$ 或 $V_{SS}-V_F$
• 反向偏置：雪崩击穿时导通，$V_{clamp}=B{V}_{avalanche}$

1.2 ESD 二极管类型

类型	结构	钳位电压	电容
P+/N-well	阳极 P+ 在 N-well 中	~0.7V (正向)	中等
N+/P-sub	阴极 N+ 在 P 衬底中	~0.7V (正向)	低
多晶硅束缚	多晶硅包围阳极	~0.7V	低
二极管串	多个二极管串联	$n\times 0.7\text{V}$	低
三阱	深 N-well 隔离	~0.7V	中等

---

2. 阳极设计

2.1 P+ 扩散宽度

阳极 P+ 扩散区的宽度 $W_A$ 影响：

• 电流承载能力：$I\propto W_A$
• 电容：$C\propto W_A\times L_A$
• 热分布：较宽的阳极改善热均匀性

2.2 接触设计

• 阳极接触应均匀分布在扩散区上
• 接触间距：$\le 4\mu \text{m}$（ESD 设计规则）
• 接触到扩散区边缘：$\ge 0.5\mu \text{m}$

2.3 硅化物遮蔽

• 在阳极扩散区上方去除硅化物
• 增加薄层电阻 → 改善电流均匀性
• 类似 MOSFET 的硅化物遮蔽技术

2.4 端效应与圆形/八角形设计

• 矩形阳极的角部电场集中 → 早期击穿
• 圆形或八角形阳极消除角效应
• 改善击穿电压均匀性

---

3. 互连布线

3.1 并行布线

多个二极管指并行连接：

    VDD/VSS Bus
    ═══════════
    │  │  │  │   ← 接触孔
    D1 D2 D3 D4  ← 二极管指
    │  │  │  │
    ═══════════
    I/O Bus

• 优势：简单、对称
• 劣势：远端二极管电流较小

3.2 反并行布线

交替方向的电流路径：

• 改善电流分布均匀性
• 减小总线电阻不对称

3.3 锥形布线（Tapered）

总线宽度从近端到远端逐渐变化：

• 补偿总线电阻导致的电流不均匀
• 量化锥形：阶梯式宽度变化
• 连续锥形：渐变宽度

3.4 其他布线技术

• 垂直布线：电流垂直于总线方向
• 中心馈电：从中心注入电流
• T 形扩展：T 形分支改善分布

---

4. 多晶硅束缚二极管

4.1 结构

多晶硅包围阳极 P+ 扩散区：

    Poly    Poly
    ║       ║
    ║ P+ diffusion ║
    ║       ║
    ┗━━━━━━━┛

• 多晶硅作为阳极的”束缚”（constraint）
• 限制电流路径，改善均匀性
• 降低寄生电容

4.2 设计优势

• 改善 ESD 电流分布
• 降低二极管电容（对高速 I/O 重要）
• 与标准 CMOS 工艺兼容

---

5. N-well 二极管

5.1 结构

P+ 阳极在 N-well 中，N-well 接触作为阴极：

• 正向偏置：P+ → N-well 正向导通
• 钳位电压：$V_F\approx 0.7\text{V}$

5.2 设计考虑

• N-well 电阻影响电流分布
• N-well 接触必须充分
• 适用于标准 CMOS 工艺

---

6. 二极管串设计

6.1 基本架构

多个二极管串联提高钳位电压：

$$V_{clamp}=n\times V_F+I_{ESD}\times R_{series}$$

其中 $n$ 为串联二极管数量。

6.2 多 I/O 信号焊盘集成

• 一个二极管串服务多个 I/O 引脚
• 减少面积开销
• 需要确保各 I/O 之间的隔离

6.3 Darlington 放大

利用 Darlington 配置放大二极管电流：

• 提高 ESD 电流承载能力
• 等效电流增益：${\beta }_1\times {\beta }_2$
• 代价：增加电容和面积

6.4 面积缩放

二极管串的面积效率：

$${\eta }_{string}=\frac{I_{t2,string}}{A_{string}}>{\eta }_{single}=\frac{I_{t2,single}}{A_{single}}$$

---

7. 三阱 ESD 二极管

7.1 结构

利用深 N-well（DNW）实现完全隔离：

    P+ (阳极)
    │
    N-well
    │
    DNW ← 隔离层
    │
    P-sub (阴极)

7.2 设计优势

• 完全隔离衬底噪声
• 防止闩锁触发
• 适用于混合信号设计

---

参考文献

1. S. H. Voldman, ESD: Circuits and Devices, 2nd ed., Wiley, 2015, Ch.4.

---

相关页面

• pn结电流电压特性与击穿 — pn 结物理基础
• ESD芯片设计综合与架构 — 芯片级设计
• MOSFET ESD设计 — MOSFET ESD 设计
• ESD无源电阻设计 — 无源电阻 ESD 设计
• SOI ESD设计 — SOI 二极管设计
• ESD Circuits and Devices 深度解析 — 来源页