单比特高阶 ΔΣ 调制器与 Lee 准则

单比特（1-bit）量化器具有先天线性——单比特 DAC 的传输特性由两个点唯一确定，因此绝对线性。这使其成为 ΔΣ 调制器的理想选择，但代价是量化噪声巨大、稳定性分析极其复杂。Lee 准则是在实践中被广泛使用的经验规则。

---

前后关系

上下文：反馈噪声整形与MOD1深度分析（Ch.2）揭示了单比特 DAC 的”本征线性”优势。一阶ΔΣ调制器 和 二阶ΔΣ调制器MOD2原理 均基于单比特量化器。Ch.3 §3.3 分析了 MOD2 的稳定性，发现 MOD2 虽 $\Vert NTF{\Vert }_{\infty }=4$ 但仍稳定——这预示着高阶单比特的稳定性分析需要专门讨论。

高阶ΔΣ调制器稳定性与MSA 和 高阶ΔΣ调制器NTF系统化设计 主要针对多比特量化器。单比特量化器是饱和的特例（$M=1$，总是过载），因此需要完全不同的分析方法。

后续延伸：CIFB与CRFB反馈环路滤波器拓扑 和 CIFF与CRFF前馈环路滤波器拓扑 可以结合单比特量化器实现。MASH ΔΣ调制器 通过级联结构缓解单比特高阶环路的稳定性问题。

---

原理介绍

单比特 vs 多比特的根本差异

特性	多比特量化器	单比特量化器
量化电平数	$M\ge 4$	$M=2$
过载状态	可不过载（$	y
有效增益 $k$	接近 1，变化小	强烈依赖于输入统计特性
白噪声模型适用性	近似成立	非常可疑
先天线性	❌（需失配整形）	✅（无限线性）
环路滤波器缩放自由度	有限	可任意缩放输出幅度

单比特量化器的输出仅为 $v[n]=\text{sign}(y[n])$。因此放大 $y$ 不会改变 $v$（图 4.17）：

$$v[n]=\text{sign}(k\cdot y[n])=\text{sign}(y[n])$$

这允许环路滤波器输出端的运放摆幅独立于量化器电平——设计自由度大幅增加。

多比特分析工具在单比特中的失效

多比特稳定性分析的核心思路：

1. 量化器在不过载时 $k\approx 1$
2. 随着输入增大逐渐饱和，$k$ 下降
3. $k$ 下降到阈值以下时环路失稳

单比特量化器始终处于饱和状态，$k$ 强烈依赖于 $y$ 的幅度分布。即使采用有效量化器增益（MOD2仿真与有效量化器增益）的概念，也无法进行可靠的线性化分析。

Lee 准则

原始表述（Lee 1987, Chao 1990）：

单比特 ΔΣ 调制器可能稳定的条件是：$\Vert NTF{\Vert }_{\infty }<2$

其中 $\Vert NTF{\Vert }_{\infty }={\max }_{\omega }|NTF(e^{j\omega })|$ 是 NTF 在所有频率上的最大增益。

修正版（广泛接受）：

$$\boxed{\Vert NTF{\Vert }_{\infty }<1.5}$$

实践经验表明：

• 对 L=3~4 的中阶调制器，1.5 的上限可以适当放宽（~1.6-1.8）
• 对 L≥7 的高阶调制器，应更加保守（$\Vert NTF{\Vert }_{\infty }<1.4$）
• MOD2 的反例（$\Vert NTF{\Vert }_{\infty }=4$ 仍稳定）说明该准则既非必要也非充分

Lee 准则的局限性

1. 不保证输入范围：即使 $\Vert NTF{\Vert }_{\infty }<1.5$，也不能保证对任意幅度的输入都稳定
2. 缺乏理论基础：纯经验规则，无严格数学证明
3. 保守性不确定：对某些设计过严，对另一些又过松
4. 对零点位置敏感：优化零点可能使相同的 $\Vert NTF{\Vert }_{\infty }$ 获得不同的稳定性行为

经验 SQNR 上限（Schreier 1993）

图 4.18-4.20 给出了基于大量仿真得到的设计曲线，覆盖：

• N = 1~8 阶
• 1 bit / 2 bit / 3 bit 量化器
• OSR = 4~1024

这些曲线已经包含了 MSA 降低的影响，因此比理想线性模型的预测更准确。

1-bit 示例读数（近似值）：

OSR	L=2	L=3	L=4	L=5	L=6
32	70 dB	85 dB	90 dB	93 dB	94 dB
64	85 dB	102 dB	110 dB	114 dB	116 dB
128	100 dB	118 dB	128 dB	134 dB	137 dB
256	115 dB	134 dB	146 dB	153 dB	157 dB

观察：

• 低阶时 OSR 加倍的效果符合 $L+0.5$ bit 的预期
• 高阶时 OSR 加倍的改善略低于理论值（稳定性限制）
• L=6 以上的额外收益非常有限——单比特 ΔΣ 的实际极限约 L=5~6

---

关键洞察

1. 单比特的最大优势是本征线性——不需要任何失配整形或校准即可实现完美的 DAC 线性度。这是多比特 ΔΣ 无法比拟的根本优势
2. Lee 准则虽不严格但极其实用——在 30 多年的设计实践中，它已成为单比特 ΔΣ 设计的事实标准
3. 单比特的高阶收益递减严重——L=5 以上每增加一阶带来的 SQNR 改善远远小于理想模型预测
4. 仿真验证不可替代——Lee 准则只是起点，最终必须通过详尽的时域仿真确认稳定性和 MSA
5. 单比特的 MSA 通常低于多比特——相同 NTF 和 OSR 下，单比特可获得的峰值 SQNR 显著低于 3-bit 量化器

---

参考文献

1. S. Pavan, R. Schreier, and G. C. Temes, Understanding Delta-Sigma Data Converters (2nd ed.), §4.6. IEEE Press/Wiley, 2017.
2. W. Lee, A Novel Higher Order Interpolative Modulator Topology for High Resolution Oversampling A/D Converters. Ph.D. dissertation, MIT, 1987.
3. K. C. Chao, S. Nadeem, W. L. Lee, and C. G. Sodini, “A higher order topology for interpolative modulators for oversampling A/D converters,” IEEE Trans. Circuits Syst., vol. 37, no. 3, pp. 309-318, 1990.
4. R. Schreier, “An empirical study of high-order single-bit delta-sigma modulators,” IEEE Trans. Circuits Syst. II, vol. 40, no. 8, pp. 461-466, 1993.
5. S. R. Norsworthy, R. Schreier, and G. Temes, Delta-Sigma Data Converters: Theory, Design, and Simulation. IEEE Press, New York, 1997.

---

相关页面

• 一阶ΔΣ调制器
• 二阶ΔΣ调制器MOD2原理
• 高阶ΔΣ调制器稳定性与MSA
• 高阶ΔΣ调制器NTF系统化设计
• 高阶NTF零点优化与Bode积分
• CIFB与CRFB反馈环路滤波器拓扑
• CIFF与CRFF前馈环路滤波器拓扑
• MASH ΔΣ调制器
• Pavan ΔΣ 数据转换器 Ch.4 深度解析