此标签下有2条笔记。
Kang Liu 2023 JSSC FPC DCDL DPLL 深度解析
Kang Liu 2023 JSSC FPC DCDL DPLL 深度解析 Zhi-Heng Kang 和 Shen-Iuan Liu（台湾大学）在 IEEE JSSC 2023 上提出了使用**前馈相位误差消除（FPC）**的环形 DCO DPLL。关键创新：（1）FPC 技术：将 **DCDL（数字控制延迟线）**置于环内 → 相位误差由 DCDL 快速补偿 → 消除残余抖动 → 等效拓宽环路带宽；（2）死区自由（DZF）BBPFD 通过 3 输入 NAND 门避免传统 BBPFD 的迟滞死区 → 提高 TDC 分辨率；（3）双积分路径限制 DCDL 范围 → 避免宽延迟范围需求；（4）β...
Kuan Liu 2016 JSSC BB-PLL ALGC 深度解析
Kuan Liu 2016 JSSC BB-PLL ALGC 深度解析 Ting-Kuei Kuan 和 Shen-Iuan Liu（台湾大学）在 IEEE JSSC 2016 上提出了带自动环路增益控制（ALGC） 和环路延迟缩减技术的数字 Bang-Bang PLL。关键创新：（1）首次推导同时考虑参考时钟噪声和 DCO 噪声的闭式 BBPD 增益表达式（Eq.10），解决了长期以来 DBPLL 分析的”先有鸡还是先有蛋” 难题；（2）ALGC 技术基于 BBPD 输出 SIGN 的自相关函数（Eq.16–17），后台收敛至最优比例增益 βOPT（Eq.15）；（3）环路延迟缩减拓扑 B...