CMOS晶体管老化效应

本页面基于 Maricau & Gielen《Analog IC Reliability in Nanometer CMOS》(Springer, 2013) Ch.2 §2.4 全量内容。覆盖四大老化效应（HCI/TDDB/BTI/EM）的物理机制、定量模型、技术演进影响，以及瞬态效应（EMI/SSN/SEU）。

---

老化效应概述

集成电路老化现象首次于 1970s-80s 被观察到。最初研究重点在于理解物理机制而非解决电路问题。1990s 器件几何尺寸激进缩放 + 电场增大 → 老化成为越来越严重的问题。2000s 新材料引入 → 新失效机制出现 + 既有效应加剧。

四大老化效应：

1. HCI（Hot Carrier Injection）— 热载流子注入
2. TDDB（Time-Dependent Dielectric Breakdown）— 经时介质击穿
3. BTI（Bias Temperature Instability）— 偏置温度不稳定性
4. EM（Electromigration）— 电迁移

---

Hot Carrier Injection（HCI）

物理机制

热载流子：从高电场中获得很高动能的载流子，被注入到器件的”禁区”（如栅氧化层），而非沿预期轨迹运动。注入后可能被陷阱捕获或产生界面态 → $V_{TH}$、$\beta$、$g_o$ 偏移。

四种 HCI 机制（Takeda et al. 1983）：

1. CHE（Channel Hot Electron）注入

   • 条件：$V_G\approx V_D$
   • “幸运电子”获得足够能量越过 Si/SiO₂ 势垒（在漏端）
   • 对长沟道器件在低 $V_{GS}$ 区间最严重
   • 空穴比电子”更冷”（更重）→ nMOS 的 CHE 效应比 pMOS 更显著

2. SHE（Substrate Hot Electron）/ SHH（Substrate Hot Hole）注入

   • 条件：高正/负衬底偏压
   • 衬底载流子被驱向 Si/SiO₂ 界面，获得动能后注入氧化层
   • 沿沟道均匀分布（非集中在漏端）
   • 在堆叠器件电路中特别重要（如电流源差分对、cascode）

3. DAHC（Drain Avalanche Hot Carrier）注入

   • 条件：高 $V_D$、低 $V_G$
   • 碰撞电离产生电子-空穴对 → 载流子加速 → 注入氧化层
   • 造成最严重的器件退化（大量热电子同时注入）
   • 对 0.35μm 器件最严重：$2V_{GS}=V_{DS}$ 时达到最大

4. SGHE（Secondary Generated Hot Electron）注入

   • 涉及碰撞电离中二次载流子的产生
   • 效应较小，对器件退化贡献有限

主导机制：DAHC 和 CHE 远比 SHE 和 SGHE 严重。对 ≥0.35μm 器件，DAHC 最严重；对更小器件，CHE 主导。

HCI 幂律模型

HCI 通常用幂律时间依赖建模（Hu et al. 1985）：

$$\Delta V_{TH}=A_{HCI}\cdot t^{n_{HCI}}\text{(Eq.2.3)}$$

其中 $n_{HCI}\approx 0.5$。

陷阱产生速率指数依赖氧化层电场 $E_{ox}$。除 $E_{ox}$ 和横向电场 $E_{lat}$ 外，HCI 还依赖温度 $T$ 和沟道长度 $L$：

$$A_{HCI}\propto \frac{1}{\sqrt{L}}\exp ({\alpha }_{HCI,1}{E}_{ox})\exp \left(-\frac{{\alpha }_{HCI,2}}{E_{lat}}\right)\text{(Eq.2.4)}$$

其中 ${\alpha }_{HCI,1}$ 和 ${\alpha }_{HCI,2}$ 为技术相关参数。

sub-45nm HCI 新特性

• 供电电压缩放减缓（亚阈值斜率不可缩放）+ $L$ 继续缩放 → $E_{lat}$ 和 $E_{ox}$ 增大 → HCI 重新成为问题
• 随机化效应：sub-45nm 中，HCI 引入额外变异源
  • 纳米器件中 HCI 产生的电荷陷阱数量很少，不再平均化
  • 退化不仅表现为均值变化，还表现为标准差的时间依赖增大
  • $\sigma (V_{TH})=\sqrt{K_{HCI}\cdot q\cdot \mu (\Delta V_{TH})/(2C_{ox}WL)}$

HCI 主要是 nMOS 问题。但 pMOS 中 HCI 可以增强 NBTI 等其他老化效应。

---

Time-Dependent Dielectric Breakdown（TDDB）

物理机制

MOS 晶体管的正确工作依赖栅下介质层的绝缘特性。当施加超过最大承受电场的电场时：

• HBD（Hard Breakdown）：极端局部现象 → 氧化层绝缘性完全丧失 → 栅极电流达 mA 级
• 在较低电场下，介质层随时间磨损后最终击穿 → TDDB

TDDB 过程：

1. 退化阶段：氧化层内和界面处随机位置产生陷阱 → SILC（Stress-Induced Leakage Current）
2. 临界陷阱密度：达到后发生击穿
3. 统计特性：击穿是随机现象

Weibull 分布模型

$$F(t_{BD})=1-\exp \left[-{\left(\frac{t_{BD}}{{\alpha }_{BD}}\right)}^{{\beta }_{BD}}\right]\text{(Eq.2.5)}$$

其中 $F(t_{BD})$ 为击穿时间的累积分布函数，${\alpha }_{BD}$ 和 ${\beta }_{BD}$ 为技术相关参数。

HBD/SBD/PBD 三阶段

模式	氧化层厚度	表现	危害程度
HBD	所有厚度	绝缘性完全丧失，$I_G$ 达 mA 级	极高（但 sub-1nm EOT 仅在 $V_{GS}>1.2$V 时显著）
SBD	<5nm（sub-180nm）	绝缘性部分丧失，$I_G$ 小幅增大，噪声显著增大	中等
PBD	<2.5nm	$I_G$ 随时间缓慢增大，最终发展为 HBD	渐进性

一次击穿不一定导致电路失效（Kaczer et al. 2002）。SBD 后可建模为局部迁移率退化。

---

Bias Temperature Instability（BTI）

物理机制

BTI：在栅极施加偏置电压 + 高温条件下观察到的 $V_{TH}$ 偏移。

两种 BTI 现象：

类型	受影响器件	条件	物理机制
NBTI	pMOS	负偏压（$V_{GS}<0$）	空穴陷阱捕获 + 界面态产生
PBTI	nMOS（HKMG）	正偏压（$V_{GS}>0$）	电子在预存氧化层陷阱中捕获 + 陷阱产生

• NBTI 在 SiO₂ 和 SiON 技术中已是重大威胁，在 HKMG 中依然是问题
• PBTI 在 SiO₂ 中可忽略，但在 HKMG nMOS 中影响可能与 NBTI 相当甚至更大
• 5 年寿命、正常工作条件下，sub-45nm pFET 的 $V_{TH}$ 偏移可达 30mV（Kaczer et al. 2010）
• BTI 还导致载流子迁移率退化

永久+可恢复分量模型

BTI 的独特性质：应力减小时立即出现弛豫/恢复。但退化不会完全恢复 → 存在永久残余退化。

$$\Delta V_{TH}\propto \left[\underset{\text{Permanent}}{\underbrace{\exp ({\alpha }_1{V}_{GS})\cdot t^{n_P}}}+\underset{\text{Recoverable}}{\underbrace{V_{GS}^{{\alpha }_2}(C_R+n_R{\log }_{10}t)}}\right]\exp \left(-\frac{E_a}{kT}\right)\text{(Eq.2.6)}$$

其中：

• ${\alpha }_1,{\alpha }_2$：技术相关电压缩放因子
• $E_a$：激活能
• $C_R,n_P,n_R$：永久/可恢复部分的时间指数
• $k$：Boltzmann 常数

重要特性：

• BTI 不依赖频率（至少到 3 GHz 的测量范围内）（Sasse 2008; Ramey et al. 2009）
• BTI 存在漏极偏置依赖性（Schlünder et al. 2005）

sub-45nm BTI 随机化

• 微米器件：BTI 为确定性效应（匹配器件 → 相同参数偏移）
• sub-45nm：由于单个捕获/去捕获事件的影响增大 → 转为随机性效应（Kaczer et al. 2010, 2011）
  • 大晶体管（800 个缺陷）→ 寿命定义良好
  • 小晶体管（12 个缺陷）→ 寿命高度不确定
  • 结果：$\Delta V_{TH}=f(t)$ + $\sigma (V_{TH})=g(t)$ → 初始匹配器件随时间产生失配

---

Electromigration（EM）

物理机制

EM 发生在互连线、接触孔和通孔中。导电子与扩散金属原子之间的动量传递 → 材料逐渐输运。

• 在高直流电流密度（>10⁵ A/cm²）应用中尤为重要
• household 延长线仅 ~10² A/cm²（受焦耳热限制而非 EM）
• EM 已知超过 100 年，1966 年首次成为 IC 实际问题

失效模式

• Void（空洞）：材料流失 → 开路
• Hillock（丘状突起）：材料堆积 → 短路
• 晶界处最严重（均匀晶体结构中几乎无动量传递）

Black 方程

$$\text{MTTF}=\frac{A}{J^n}\exp \left(\frac{E_a}{kT}\right)\text{(Eq.2.7)}$$

其中：

• $A$：与互连线截面积相关的常数
• $J$：电流密度
• $E_a$：激活能（Al: 0.7 eV）
• $n$：缩放因子（通常 $n=2$）
• $k$：Boltzmann 常数，$T$：温度

除电流密度外，温度也强烈影响导线寿命。高温下最大允许电流密度必须降低。

EM 的布局依赖性

• MTTF 不仅依赖线宽，还特别依赖通孔和接触孔
• 通孔的载流能力低于同尺寸金属线 → 更易受 EM 影响 → 需要多通孔 + 均匀电流分配
• 必须避免 90° 直角弯折（电流密度更高）→ 使用斜角

Al → Cu 互连的 EM 演进

材料	EM 特性
Al	良好导电性+附着力，但 EM 敏感
Al(1-2%Cu)	Cu 抑制晶界扩散 → EM 抗性提高 ~50×
Cu	更高熔点 → 原子扩散更慢 → 预期 EM 更好。但实际：Cu 线 MTTF 低于 Al(Cu)！
Cu + Sn	Sn 被发现有效延缓 Cu 中的 EM

EM 在纳米级 CMOS 中仍是重大问题（Zhang et al. 2010）。

---

瞬态效应

噪声

• unwanted 随机信号扰动（热噪声、闪烁噪声、popcorn 噪声）
• 决定最小可检测信号电平 → 模拟电路特别敏感
• 用输入参考噪声源建模，通过 NF 和 SNR 量化

电磁干扰（EMI）

• 源电路产生的 unwanted 信号被受害电路拾获
• 耦合路径：传导、电容、磁、辐射
• 与噪声的区别：EMI 源在（子）电路外部

片上串扰

• 三种寄生耦合：电场耦合、磁场耦合、公共阻抗耦合
• 公共阻抗耦合：多个电流路径共享同一导体

同时开关噪声（SSN）

• 公共阻抗串扰的特例：同一 IC 上的子电路共享电源分配总线
• 也称为：power/ground noise、ground bounce、substrate noise、$dI/dt$ noise
• 混合信号电路中 SSN 是衬底噪声的主要来源

单粒子翻转（SEU）

• 高能粒子（α、γ）→ 半导体电离 → 在几皮秒内产生电子-空穴对
• 氧化层电场分离电荷 → 引发状态变化
• 对存储器/存储设备特别危险 → 软错误

辐射 EMI

• 远程源（手机天线、引擎点火、微波炉）→ 电磁波被受害电路拾获
• 接收天线：PCB 走线、连接电缆、IC 中的线环

---

关联页面

• MOSFET器件物理与缩放 — §7 热载流子效应与氧化层可靠性
• 短沟道效应与弱反型 — §7 NBTI/TDDB 提及
• 纳米CMOS空间不可靠性与工艺变异 — 空间不可靠性
• 晶体管老化紧凑模型 — 紧凑模型详述
• 模拟IC可靠性仿真方法 — 仿真方法
• CMOS工艺与器件 — 工艺基础
• Maricau Analog IC Reliability in Nanometer CMOS 深度解析 — 来源页