全差分运放与共模反馈

全差分运放（Fully Differential Op-Amp）在高速高精度模拟和混合信号 IC 中占据了主导地位。与单端运放相比，全差分结构提供更大的输出摆幅（2×单端）、更好的共模抑制（电源和衬底噪声的共模分量被抑制）和消除偶次失真。然而，全差分运放的核心挑战是共模反馈（CMFB）：由于没有外部 DC 路径固定输出共模电平，其输出共模电压会受器件失配和工艺角影响而漂向电源轨或地轨，需要 CMFB 环路主动将其稳定在目标值。Gray §12 系统介绍了各种 CMFB 检测和反馈拓扑，以及全差分两级/Cascode 运放的设计。本文基于 Gray §12 提炼。

前后关系

前置知识：

两级Miller运放设计（§6.2-§6.4）— 单端两级运放结构
套筒与折叠Cascode运放（§6.5-§6.7）— 单端 Cascode OTA
反馈放大器稳定性与频率补偿（Ch.9）— CMFB 环路本身的稳定性
差分放大器与失调分析（§3.5）— 差分对原理和 CMRR
偏置电路与电流基准（§4.7）— CMFB 中的偏置电流源

本书内部链条：

全差分运放与共模反馈（本文）→ 数据转换器基础（Ch.10）— 全差分 ADC/S/H 电路
→ CT-ΔΣ积分器实现与OTA架构— 全差分 OTA 最常用于 ΔΣ ADC

外部关联：

运算放大器设计 — 运放设计概述
CT-ΔΣ调制器的高层设计与开关电容积分器 — 全差分 SC 积分器
CT-ΔΣ比较器与反馈DAC设计 — 全差分比较器

原理介绍

12.2 全差分 vs 单端运放

全差分运放的优势

输出摆幅翻倍：单端 ±V_swing → 全差分 2×V_swing
共模噪声抑制：电源噪声、衬底噪声、电荷注入为共模，被 CMRR 抑制
偶次失真消除： $v_{o +} - v_{o -}$ 消除了 $v_{i}^{2}, v_{i}^{4}, ...$ 分量
DC 偏移降低：失配引起的失调在差分输出中相互抵消

全差分运放的核心问题——无 DC 共模路径

在单端运放中，反馈连接到反相输入端，通过输入差分对固定了 DC 工作点。而在全差分运放中：

差分输出 $v_{o +} - v_{o -}$ 由差分反馈环路固定
但输出共模 $(v_{o +} + v_{o -}) /2$ 没有 DC 反馈路径
如果不加控制，共模电压会漂向 VDD 或 GND（受失配、工艺角、温度影响）
需要**共模反馈（CMFB）**环路固定输出共模到参考电压 V_CM

全差分运放结构

基本框图（Gray Fig. 12.2）：

   ┌────── 差分放大 core ──────┐
   │   差分输入 → 差分输出     │
V_ip ─┤                      ├── V_op
V_in ─┤                      ├── V_on
   │                          │
   └───────────┬──────────────┘
               │ V_CM_detected
               ▼
V_CM_REF → [CMFB 控制] ─→ 偏置控制（尾电流或负载）

CMFB 由两个功能块组成：

共模检测（CM Sensing）：测量输出共模电平
共模控制（CM Control）：将检测值与参考 V_CM 比较，反馈到偏置控制节点

12.3 共模反馈拓扑

12.3.1 电阻平均共模检测（Resistor-Averaged CM Sensing）

结构（Gray Fig. 12.4）：

在 V_op 和 V_on 之间接两个等电阻 R1=R2
电阻中点 $(V_{o p} + V_{o n}) /2$ = 输出共模电压
再将中点电压与 V_CM 比较，通过误差放大器控制尾电流

特性：

结构简单，线性度好
电阻消耗 DC 功耗（电阻压降和额外电流）
电阻产生热噪声
电阻和运放输出之间引入额外极点（可能需补偿）

12.3.2 MOS 二极管共模检测

结构（Gray Fig. 12.6）：

使用两个 MOS 管的栅-漏短接（二极管连接）串联在 V_op 和 V_on 之间
二极管上的平均电压 ≈ 共模电压

特性：

无电阻热噪声
面积小（MOS 管比电阻小）
线性度不如电阻式
电压范围受阈值电压限制

12.3.3 开关电容共模检测（SC CMFB）

结构（Gray Fig. 12.7）——混合信号 IC 中最常用的 CMFB：

V_op ──┐              V_CM_REF ────┐
       │                           │
       ├──→ S1 ──┐  V_CM_REF ──→ S3 ──→ ┌───┐
       │         │                  C2   │   │  V_control
       │         ├── C_cm ────────┐      │   ├───→ 到偏置节点
       V_on ──→ S2 ──┘            C1     OPA ──┐
                                   │      │   │
       ──── S4 ────→ V_CM_REF     ────────┘   │
                                           │   │
       ──── S5 ←──── V_SS (GND) ───────────┘   │
                                                │

相位工作：

复位相（S1, S2, S5 闭合，S3, S4 断开）→ C_cm 采样输出共模电压 V_CM,out = (V_op + V_on)/2
放大相（S3, S4 闭合，S1, S2, S5 断开）→ C_cm 连接到 V_CM_REF 和保持电容，产生误差电压 V_control

特性：

无静态功耗（电容只消耗动态开关功耗）
无电阻热噪声
非常适合 SC 电路（可与积分器开关共享时钟）
片外/片上电容面积可控
需要在非有效时钟相复位（流水线工作）
在连续时间应用中无法使用

CMFB 拓扑对比

拓扑	DC功耗	噪声	面积	线性度	适用场景
电阻平均	有	中	中	好	连续时间
MOS 二极管	有	低	小	中	连续时间
SC CMFB	无	低	中	好	SC 电路

12.4 全差分两级运放

结构（Gray Fig. 12.9）：

第一级：全差分差分对 + 全差分有源负载（电流镜→V_op1/V_on1）
第二级：两个相同共源级（CS），分别驱动 V_op/V_on
Miller 补偿电容跨接在第一级输出和第二级输出之间

CMFB 集成：

共模检测点通常在第一级输出或第二级输出
反馈控制到第一级的电流镜偏置（控制共模增益）

关键特性：

增益： $A_{d m} = g_{m 1} (r_{o 2} ∥ r_{o 4}) \cdot g_{m 6} (r_{o 6} ∥ r_{o 7})$ （两个增益级乘积）
摆率： $SR = I_{T A I L} / C_{c}$ （与单端相同，但差分输出摆幅翻倍）
噪声：输入参考热噪声 ≈ 单端结构（使用相同 g_m 时）

12.5 全差分 Cascode OTA

结构（Gray Fig. 12.10）：

Telescopic Cascode 的全差分版（或折叠 Cascode 的全差分版）
所有节点是差分对称的——不需要电流镜的不对称转换

CMFB 集成：

Telescopic Cascode 的 CMFB 通常检测输出共模并反馈到 Cascode 偏置或尾电流
折叠 Cascode 的 CMFB 可反馈到折叠电流源

关键特性：

增益： $A_{d m} = g_{m 1} \cdot R_{o u t}$ （单级高增益）
输出摆幅：差分时翻倍（相对于单端）
PSRR：由于差分对称性非常好
速度：单级结构，适合高频应用

12.6 共模抑制比（CMRR）

CMRR 定义

CMRR = \frac{A _{d m}}{A _{c m}}

其中 $A_{d m}$ 是差模增益， $A_{c m}$ 是共模增益。

完全对称时的 CMRR

在理想全差分运放中，共模增益 $A_{c m} = 0$ （理论上 CMRR → ∞）——因为差分输出 $V_{o +} - V_{o -}$ 完美抑制共模分量。

实际 CMRR 限制因素

器件失配：输入对管 W/L 或 V_th 失配，差分对两侧的尾电流失配
CMFB 的有限增益：CMFB 环路增益越大，共模控制越精确
输出阻抗不对称：V_op 和 V_on 的负载电阻/输出阻抗不匹配

CMRR 与失配的关系（Gray §12.6）：

CMRR \approx \frac{2 g _{m}}{Δ g _{m} / g _{m}} (一阶近似)

单端 vs 全差分 CMRR

结构	理想 CMRR	实际 CMRR（典型）
单端差分对（有尾电流源）	∞（理论）	40-80 dB
全差分运放	∞（理论）	60-120 dB

设计示例

全差分两级 Miller 补偿运放 + SC CMFB 设计

规格：A_v > 80 dB, GBW = 50 MHz, C_L = 2 pF, V_DD = 1.8 V, 输出摆幅 1.2 V_pp_diff

主要组件：

输入差分对：NMOS (W/L = 100/0.35), I_TAIL = 200 μA
第一级有源负载：PMOS (W/L = 40/0.5)
第二级：NMOS (W/L = 200/0.35), I_D = 400 μA
Miller 补偿：C_c = 0.5 pF（在 V_op1-V_on 和 V_op-V_on? 之间跨接）
CMFB：SC CMFB（C_cm = 0.2 pF, C_hold = 0.2 pF）
V_CM_REF = 0.9 V（V_DD/2）

设计要点：

两级增益分配：第一级 40 dB + 第二级 40 dB
CMFB 环路带宽应 ≤ GBW/3（确保 CMFB 环路稳定）
共模检测在第二级输出，反馈控制到第一级负载的偏置

参考文献

P. R. Gray, P. J. Hurst, S. H. Lewis, R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 5th ed., Wiley, 2009, §12.1-§12.6.
R. Castello, P. R. Gray, “A High-Performance Micropower Switched-Capacitor Filter,” IEEE J. Solid-State Circuits, vol. 20, pp. 1122-1132, Dec. 1985. (SC CMFB 经典)
B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2001, Ch.9.
D. Senderowicz, S. F. Dreyer, et al., “A Family of Differential NMOS Analog Circuits for a PCM Codec Filter Chip,” IEEE J. Solid-State Circuits, vol. 17, pp. 1014-1023, Dec. 1982.

双向链接

本文链接到

两级Miller运放设计 — 单端 → 全差分扩展
套筒与折叠Cascode运放 — 单端 Cascode → 全差分
反馈放大器稳定性与频率补偿 — CMFB 环路稳定性分析

链接到本文

差分放大器与失调分析 — CMRR 基础
偏置电路与电流基准 — CMFB 中的偏置源
CT-ΔΣ积分器实现与OTA架构 — 全差分 OTA 用于 ΔΣ
CT-ΔΣ调制器的高层设计与开关电容积分器 — 全差分 SC 积分器
数据转换器基础 — ADC 中的全差分 S/H
MOS晶体管模型与特性 — CMFB 分析中的小信号参数
CMOS工艺与器件 — 全差分 CMOS 工艺考虑
短沟道效应与弱反型 — 短沟道器件的输出阻抗对 CMFB 影响
输出级设计 — 差分输出级
有源负载差分放大器 — 有源负载的差分实现
运算放大器设计 — 运放设计概述
Gray 模拟集成电路分析与设计深度解析 — 来源导航页
Allen CMOS Analog Circuit Design 深度解析 — §7.3 全差分运放 CMFB 扩展

📘 Allen 3e 补充（§7.3 全差分运放与 CMFB 扩展）

Allen 3e 对全差分运放的覆盖在三个 CMFB 拓扑的系统对比和CMFB 稳定性分析方面有独特贡献。

三种 CMFB 拓扑对比（Allen §7.3 系统分类）：

类型	优点	缺点	适用场景
电阻平均	简单、线性好	加载输出节点、功耗	低速高精度
MOS 二极管	无额外静态功耗	非线性、摆幅受限	低功耗
开关电容 (SC)	无静态功耗、无加载	需时钟、有馈通	SC 系统

Allen 的 CMFB 设计考虑：

CMFB 环路必须单独做稳定性分析（与差模环路不同）
CMFB 的 GBW 应 $\geq$ 差模 GBW 以保证共模建立不限制差模性能
电阻平均 CMFB 的 $R_{1} = R_{2}$ 需远大于运放输出电阻以避免增益损失
SC CMFB 的时钟频率需 $≫$ 信号带宽以减少馈通

全差分运放 PSRR 优势（Allen 的独特视角）：

全差分结构对电源噪声表现为共模信号 → 被 CMFB 抑制
偶次非线性失真（ $H D_{2}$ ）自动消除 → SFDR 改善约 6-10 dB
输出摆幅是单端的 2 倍 → 同等 SNR 下噪声预算翻倍

📘 Baker 3e 补充（Ch.25 全差分运放设计 + 动态电路实现）

Baker 对全差分运放的独特贡献在于全差分电路的动态实现和CMFB 的开关电容方案细节。

1. 全差分电路的优势量化（Ch.25）

Baker 给出了全差分结构的定量优势分析，比 Gray/Allen 的定性描述更具体：

增益优势：全差分结构的差模增益与单端相同，但由于输出摆幅翻倍（ $2 \times V_{s w in g}$ ），在相同 SNR 下可容忍 4× 的噪声
共模噪声抑制：对电源/衬底/电荷注入的共模分量抑制可达 40-60 dB（取决于差分对匹配）
偶次失真消除： $v_{o +} - v_{o -}$ 抵消 $v_{i}^{2}$ 分量 → $H D_{3}$ 成为主要失真源
CMFB 的必要性：Baker 用 SPICE 仿真展示无 CMFB 时输出共模在工艺角下的漂移（可达数百 mV）

2. 动态电路实现（Ch.25）—— Baker 的独特内容

Baker 专设一节讨论全差分电路的动态（时钟控制）实现：

动态比较器：无静态功耗的再生锁存比较器，全差分版本消除共模噪声
动态电流镜：在时钟相之间切换，减少静态功耗
动态放大器：通过预充电和求值相实现高增益、低功耗
SC CMFB 的详细设计：包含电容值选择（ $C_{c m}$ 和 $C_{h o l d}$ 的比值）和时钟相位分配

3. CMFB 稳定性考虑

Baker 强调 CMFB 环路的稳定性分析——全差分运放有两个反馈环路（差模和共模），共模环路的补偿条件不同：

差模环路：通过 Miller 电容 $C_{c}$ 或 Cascode 自补偿
共模环路：CMFB 的带宽应 ≤ 差模 GBW 的 1/3 以保证共模稳定
工程警告：共模不稳定性表现为 V_op 和 V_on 同时振荡（同相模式）

Baker 的全差分运放 vs 其他教材：Gray §12 提供最系统的 CMFB 拓扑分类和全差分两级/Cascode 设计；Allen §7.3 覆盖三种 CMFB 拓扑对比和 CMFB 稳定性分析。Baker 的独特价值在于动态电路实现（动态比较器/电流镜/放大器）和 CMFB 稳定性定量指导。

关联页：Baker CMOS 电路设计版图与仿真深度解析 §25

📗 Sansen 补充（Ch.8 全差分放大器 + Ch.11 轨对轨放大器）

Sansen 的覆盖分两部分：Ch.8 全差分放大器（基础 CMFB 拓扑）和 Ch.11 轨对轨放大器（输入级实现方案），后者是其他教材极少系统覆盖的内容。

1. 全差分 OTA 的 CMFB 拓扑（Ch.8）

Sansen 分析三种基本 CMFB 方案：

CMFB 方案	复杂度	功耗	适用频率	特点
连续时间 CMFB	低	中	高频	阻性检测，带宽宽
SC CMFB	中	低	中低频	无静态功耗，需时钟
源跟随器 CMFB	低	低	中	检测精度受 $V_{GS}$ 变化影响

全差分 Simple OTA 设计：

GBW = $g_{m 1} / (2 π C_{L})$ （与单端相同）
CMFB 环路需额外稳定（不能假定自动稳定）
CMFB 带宽 ≥ GBW/3 可保证共模稳定

2. 轨对轨输入级（Ch.11）——五种实现方案详解

轨对轨输入级的核心挑战：在 $V_{DD}$ 降低到 1.5V 以下时，传统互补差分对（NMOS + PMOS 输入对并联）的总跨导 $g_{m t o t} = g_{mn} + g_{m p}$ 在共模范围中部（NMOS 和 PMOS 对同时导通时）大幅变化（ $g_{m}$ 可能翻倍），导致频率补偿变化。Sansen 的各方案本质上是恒定 $g_{m}$ 控制技术。

方案1：3×电流镜方案

互补输入对的输出电流通过三倍电流镜加权求和，以部分补偿 $g_{m}$ 在共模中部的上升：

NMOS 对尾电流 $I_{bn}$ 和 PMOS 对尾电流 $I_{b p}$ 在共模中部同时导通
当 $V_{I CM}$ 在中部时， $g_{m t o t} = g_{mn} + g_{m p} \approx 2 \cdot g_{m, s in g l e}$
当 $V_{I CM}$ 接近 VDD 或 GND 时，只有一对导通， $g_{m t o t} \approx g_{m, s in g l e}$
3×电流镜通过不对称加权（如 NMOS 侧 3:1 电流镜比）减小 $g_{m}$ 波动
残余 $g_{m}$ 变化：±20%（受 $m u_{n} / μ_{p}$ 工艺角影响）

方案2：Zener 二极管电平移位

在互补输入对的尾电流源处串联 Zener 二极管，通过电平移位扩展输入共模范围：

Zener 二极管在反向击穿区提供稳定的电压降（典型 5-7V）
使 NMOS 和 PMOS 输入对的共模窗口上下错开更远
$g_{m}$ 变化：±10%（由 Zener 击穿电压的 TC 决定）
缺点：需特殊工艺（Zener 管非标准 CMOS 可用寄生器件替代）

方案3：电流调节器方案（最低 1.5V， $g_{m}$ 变化 < 5%）

通过自适应尾电流调节实现恒定 $g_{m}$ ：

检测输入对的总跨导或尾电流之和
调节器自动调整尾电流：当 $V_{I CM}$ 进入中部区域时，降低尾电流以保持总 $g_{m}$ 恒定
核心是 $g_{m}$ 检测反馈环路：复制一份输入对作参考，其 $g_{m}$ 被反馈电路检测并与基准比较
最低工作电压：1.5V（受电流调节器的压降限制）
$g_{m}$ 变化：< 5%（精度取决于反馈环路增益）
功耗代价： $g_{m}$ 检测环路消耗额外的静态电流

方案4：电源调节方案（最低 1.3V， $g_{m}$ 变化 < 5%）

Sansen 给出的最低电压方案：

不单独调节尾电流，而是调节输入级的电源电压
当 $V_{I CM}$ 在中部时，降低输入级的 $V_{DD}^{'}$ （用片上 LDO 调节）
降低 $V_{DD}^{'}$ 使输入管 $V_{D S}$ 减小 → $g_{m}$ 下降 → 补偿 $g_{m t o t}$ 的翻倍效应
优点：电源调节器可为多个模块共享，额外功耗低于方案 3
最低工作电压：1.3V（受 LDO 压降限制）
$g_{m}$ 变化：< 5%

方案5：其他改进方案

包括浮置电流源偏置、互补开关偏置等，适用于特定应用场景。

五种方案对比总结

方案	原理	最低电压	$g_{m}$ 变化	功耗代价	面积	工艺复杂度
3×电流镜	电流加权求和	>1.8V	±20%	低	小	标准 CMOS
Zener 电平移位	电平偏移	>1.5V	±10%	中	中	需 Zener
电流调节器	自适应尾电流调节	1.5V	<5%	中高	中	标准 CMOS
电源调节	电源电压调节	1.3V	<5%	中	大	标准 CMOS
改进方案	多种技术	—	—	中	小	标准 CMOS

设计选择指导：若 $V_{DD} > 1.8 V$ 且 $g_{m}$ 变化 ±20% 可接受，选方案 1（最简单）；若需 $g_{m}$ 精度 < 5% 且电压 > 1.5V，选方案 3；若需最低工作电压（1.3V），选方案 4。

3. Sansen vs Gray/Allen/Baker

维度	Sansen Ch.8+11	Gray §12	Allen §7.3	Baker §25
轨对轨输入	5 种方案对比	未覆盖	§7.6 提及	未覆盖
CMFB 拓扑	3 种 + 稳定性规则	所有拓扑	3 种对比	SC CMFB 细节
最低电压	1.3V 方案	—	1V 设计示例	—

Sansen 的独特价值：Ch.11 是经典教材中唯一系统覆盖轨对轨输入放大器多种实现方案的章节。Gray/Razavi/Allen 仅简短提及，Baker 未覆盖。

关联页：Sansen 模拟集成电路设计精粹深度解析 §8, §11

📘 Huijsing OA 3e 补充——多种 CMFB 实现方案（Ch.8）

Huijsing 按全差分运放的拓扑配置系统介绍了6 种 CMFB 方案，比 Gray §12（3 种）覆盖更全面：

GA-CF 配置的 CMFB（§8.1）：

CMFB 方案	原理	特点	Fig.
Linear-mode CM-out 控制（§8.1.1）	电阻分压 + 线性模式共模检测	结构简单，CM 范围受限	8-1
Telescopic + Linear-mode（§8.1.2）	套筒式结构的 CMFB	适用于 Telescopic	8-2
LTP CM-out 控制（§8.1.3）	长尾对检测共模电压	高增益 CM 环路	8-3
输出增益提升（§8.1.4）	增益提升 + CMFB	适用于 Gain-boosted 结构	8-5
输入 CM 反馈（§8.1.5）	输入共模反馈到 CMFB 放大器	简化设计	8-6
R-to-R 缓冲电阻（§8.1.6）	轨到轨缓冲器 + 电阻检测	轨到轨 CM 范围	8-7

GA-CF-GA 配置的 CMFB（§8.2）：

R-to-R 电阻 CM-out 控制（§8.2.1，Fig. 8-9）：两级全差分的电阻 CMFB

GA-GA-GA-GA 配置的 CMFB（§8.3）：

SC CM-out 控制（§8.3.1，Fig. 8-11）：多级全差分中的开关电容 CMFB

差异定位：Gray §12 覆盖 3 种 CMFB（电阻/MOS 二极管/SC），Sansen Ch.8 覆盖 3 种 + 稳定性规则。Huijsing 的贡献是将 CMFB 方案映射到全差分运放的 9 种拓扑配置，明确”哪种拓扑用哪种 CMFB”。SC CMFB（§8.3.1）和 input-CM feedback（§8.1.5）是 Huijsing 独有覆盖的方案。

关联页：Huijsing Operational Amplifiers Theory and Design 深度解析 §8

KnowledgeWiki

探索

全差分运放与共模反馈

关系图谱

全差分运放与共模反馈

前后关系

原理介绍

12.2 全差分 vs 单端运放

全差分运放的优势

全差分运放的核心问题——无 DC 共模路径

全差分运放结构

12.3 共模反馈拓扑

12.3.1 电阻平均共模检测（Resistor-Averaged CM Sensing）

12.3.2 MOS 二极管共模检测

12.3.3 开关电容共模检测（SC CMFB）

CMFB 拓扑对比

12.4 全差分两级运放

12.5 全差分 Cascode OTA

12.6 共模抑制比（CMRR）

CMRR 定义

完全对称时的 CMRR

实际 CMRR 限制因素

单端 vs 全差分 CMRR

设计示例

全差分两级 Miller 补偿运放 + SC CMFB 设计

参考文献

双向链接

本文链接到

链接到本文

📘 Allen 3e 补充（§7.3 全差分运放与 CMFB 扩展）

📘 Baker 3e 补充（Ch.25 全差分运放设计 + 动态电路实现）

📗 Sansen 补充（Ch.8 全差分放大器 + Ch.11 轨对轨放大器）

📘 Huijsing OA 3e 补充——多种 CMFB 实现方案（Ch.8）

关系图谱

目录

反向链接