两级 Miller 运放设计

两级 Miller 补偿运放是模拟集成电路中最经典、最通用的运放架构。第一级（差分输入级）提供高增益和 CMRR，第二级（共源/共射级）提供额外的电压增益和大信号摆幅，Miller 补偿电容 $C_c$ 跨接在两级之间实现极点分裂（pole splitting）。Gray §6.2-§6.4 系统描述了 CMOS、BJT 和 BiCMOS 三种实现的两级运放设计流程，§6.8 以 NE5234 为完整实例展示了实际双极运放的设计决策。本文基于 Gray §6.1-§6.4 及 §6.8 提炼。

---

前后关系

前置知识：

• 有源负载差分放大器（§4.4-§4.6）— 第一级的有源负载差分对
• 电流镜基础与Cascode电流镜（§4.2-§4.3）— 电流镜偏置和有源负载
• 单管放大级（§3.3）— 第二级的共源/共射级
• 输出级设计（Ch.5）— 输出级与前级的衔接

本书内部链条：

• 两极 Miller 运放（本文）→ 套筒与折叠Cascode运放（§6.5-§6.7）— 替代单级高增益架构
• → 反馈放大器稳定性与补偿（Ch.9）— 闭环反馈中的稳定性分析

外部关联：

• 运算放大器设计 — 运放设计总览
• 频率补偿技术 — Miller 补偿与极点分裂的更广泛讨论
• 全差分运放与共模反馈 — 全差分版本的两级运放
• CT-ΔΣ积分器实现与OTA架构 — OTA 与 Op-Amp 的差异

---

原理介绍

6.2 CMOS 两级运放

基本结构（Gray Fig. 6.1）

        VDD
          |
    M5 ───┴─── M7   (偏置电流镜)
    |          |
  M3──┐    ┌──M4    (PMOS 有源负载)
        |  |
  ─┬─M1──┐ ┌──M2─┬─   (NMOS 差分对)
   |            |    |
  I_TAIL ───    |    |
   |            |    |
   ─┬─          |    └── Vout
    |           M6       (NMOS 共源管)
   GND          |
               C_c (Miller 补偿电容)
                |
               ──┴──

两级结构：

• 第一级：M1-M4 有源负载差分对（增益 A_v1 = -g_m1 (r_o2 ∥ r_o4)）
• 第二级：M6 共源放大（增益 A_v2 = -g_m6 (r_o6 ∥ r_o7)）
• M5、M7 电流镜偏置

DC 增益分析

低频开环增益：

$$A_{OL}=A_{v1}\times A_{v2}=-g_{m1}(r_{o2}\parallel r_{o4})\cdot [-g_{m6}(r_{o6}\parallel r_{o7})]$$ $$A_{OL}=g_{m1}{g}_{m6}(r_{o2}\parallel r_{o4})(r_{o6}\parallel r_{o7})$$

• 典型值：60-100 dB
• 增加增益的方法：使用 Cascode 提高第一级输出电阻、使用更长的沟道长度

频率响应与极点分裂

未补偿时的极点位置：

输出节点的第一极点（主极点）：

$${\omega }_{p1}=\frac{1}{R_1{C}_1},R_1=r_{o2}\parallel r_{o4},C_1=C_{o1}(\text{第一级输出节点总电容})$$

第二级输出节点的第二极点：

$${\omega }_{p2}=\frac{1}{R_2{C}_2},R_2=r_{o6}\parallel r_{o7},C_2=C_L+C_{o2}$$

加 Miller 补偿 $C_c$ 后的极点分裂（Gray §6.2.3）：

补偿后：

$${\omega }_{p1}^{\prime }\approx -\frac{1}{g_{m6}{R}_1{R}_2{C}_c}(\text{向原点移动})$$ $${\omega }_{p2}^{\prime }\approx -\frac{g_{m6}{C}_c}{C_1{C}_2+C_c(C_1+C_2)}\approx -\frac{g_{m6}}{C_2}(\text{向高频移动})$$

关键效应：

• 主极点被推到很低频率（≈ 1/(g_m6 R_1 R_2 C_c)）
• 第二极点被推到 ≈ g_m6/C_L
• 单位增益带宽：${\omega }_u=g_{m1}/C_c$
• 稳定条件：第二极点频率 > 单位增益频率，即 $g_{m6}/C_L>g_{m1}/C_c$

RHP 零点

Miller 补偿在传递函数中引入一个右半平面零点（RHP Zero）：

$$z_1=\frac{g_{m6}}{C_c}$$

RHP 零点的危害：

• 增加额外的相位滞后（相当于左半平面极点）
• 降低相位裕度，可能导致不稳定
• 当 z_1 ≈ ω_u 时，相位裕度严重恶化

消除 RHP 零点的方法：

1. 调零电阻 $R_z$（Gray Fig. 6.3）：在 Miller 电容支路串联电阻

$$z_1=\frac{1}{C_c(1/g_{m6}-R_z)}$$

当 $R_z=1/g_{m6}$ 时，零点移至无穷远 当 $R_z>1/g_{m6}$ 时，零点移至 LHP，可补偿第二极点

2. 源随器隔离（Gray §6.2.4）：在 Miller 电容后加源随器
   • 消除 RHP 零点
   • 额外功耗和摆幅损失

摆率（Slew Rate）

$$SR=\frac{I_{TAIL}}{C_c}$$

• 摆率由尾电流和 Miller 电容决定
• 增大偏置电流可提高摆率，但增加功耗

6.3 双极两级运放

结构差异（与 CMOS 对应）：

• 第一级：有源负载 BJT 差分对（g_m1 = I_C1/V_T，约为 CMOS 的 10×）
• 第二级：共射级（g_m6 = I_C6/V_T）
• Miller 补偿原理相同

BJT 两级运放的增益：

$$A_{OL}=g_{m1}{g}_{m6}(r_{o2}\parallel r_{o4})(r_{o6}\parallel r_{o7})$$

BJT 运放的优缺点：

• 优点：更高的 g_m → 更高的单位增益带宽、更低的噪声
• 缺点：输入偏置电流（I_B = I_C/β）、有限的输入阻抗（r_π）

6.4 BiCMOS 两级运放

最佳组合（Gray Fig. 6.7）：

• 第一级：BJT 差分对 → 低噪声、高 g_m、低失调
• 第二级：CMOS 共源级 → 高输出阻抗、高输出摆幅
• 偏置：CMOS 电流镜（无栅极电流，不消耗参考电流）

BiCMOS 运放增益：

$$A_{OL}=g_{m1(BJT)}\cdot g_{m6(MOS)}(r_{o2}\parallel r_{o4})(r_{o6(MOS)}\parallel r_{o7(MOS)})$$

6.8 设计实例：NE5234 双极运放

概述：

• NE5234 是 Gray 教材中深入分析的一款商用双极运放（完整电路见 Gray Fig. 6.34）
• 特点：低电压、轨到轨输出、低功耗（I_Q < 1 mA）

NE5234 的关键设计决策（Gray §6.8）：

设计决策	实现	目的
输入级	带退化 BJT 差分对	扩展线性范围、降低噪声
第二级	达林顿 Darlington	高输入阻抗、高 β
输出级	Class AB 推挽	高效率、宽摆幅
补偿	Miller + 调零电阻	稳定、消除 RHP 零点
偏置	PTAT + 带隙基准	温度不敏感
保护	电流限制	短路保护

NE5234 的完整电路结构（Gray Fig. 6.34 的分解）：

1. 偏置网络：三路 PTAT 电流源
2. 输入级：互补差分对 + 发射极退化
3. 中间级：Darlington 达林顿管提供高增益
4. 输出级：npn-pnp 推挽 Class AB（V_BE 倍乘器偏置）
5. 补偿网络：C_c + R_z 消除 RHP 零点

---

两级运放设计流程

设计步骤（CMOS）

1. 确定规格：

   • 开环增益 A_OL (dB)、单位增益带宽 f_u (MHz)
   • 相位裕度 φ_m (°)、负载电容 C_L (pF)
   • 摆率 SR (V/μs)、输出电压摆幅 (V)
   • 功耗限制 (mW)

2. 选择 Miller 电容 C_c：

$$C_c>0.22\cdot C_L(\text{至少 }60^{\circ }\text{ 相位裕度})$$ $$g_{m6}>10\cdot g_{m1}(\text{保证第二极点高于 }{\omega }_{\mu })$$

3. 设计偏置电流：

$$SR=I_{TAIL}/C_c\Rightarrow I_{TAIL}=SR\cdot C_c$$

4. 设计第一级：

$$g_{m1}={\omega }_u{C}_c,(W/L{)}_1=\frac{g_{m1}^2}{2\mu C_{ox}{I}_{D1}}$$

5. 设计第二级：

$$g_{m6}\ge 10\cdot g_{m1},(W/L{)}_6=\frac{g_{m6}^2}{2\mu C_{ox}{I}_{D6}}$$

6. 设计偏置网络：电流镜复制偏置电流

7. 频率补偿验证：

$${\varphi }_m=90^{\circ }-{\tan }^{-1}({\omega }_u/{\omega }_{p2})-{\tan }^{-1}({\omega }_u/z_1)\ge 60^{\circ }$$

CMOS 两级运放设计示例

规格：

• A_OL = 80 dB, f_u = 5 MHz, C_L = 10 pF, SR = 10 V/μs, φ_m = 60°

计算：

1. C_c = 0.22 × 10 pF = 2.2 pF（取 3 pF）
2. I_TAIL = SR × C_c = 10 V/μs × 3 pF = 30 μA
3. g_m1 = 2π × 5M × 3p = 94.2 μS
4. I_D1 = I_TAIL/2 = 15 μA → (W/L)_1 = g_m1²/(2μC_ox I_D1) ≈ 15
5. g_m6 ≥ 10 × g_m1 = 0.94 mS
6. 选择 I_D6 = 100 μA → (W/L)_6 = g_m6²/(2μC_ox I_D6) ≈ 22

---

参考文献

1. P. R. Gray, P. J. Hurst, S. H. Lewis, R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 5th ed., Wiley, 2009, §6.1-§6.4, §6.8.
2. B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2001, §9.1-§9.2.
3. P. R. Gray, R. G. Meyer, “MOS Operational Amplifier Design—A Tutorial Overview,” IEEE J. Solid-State Circuits, vol. 17, pp. 969-982, Dec. 1982.
4. J. H. Huijsing, Operational Amplifiers: Theory and Design, 3rd ed., Springer, 2017.

---

📚 Razavi 补充

Razavi 第 9 章在 Gray 第 6 章的基础上，有以下独特贡献：

1. Gain Boosting（Razavi §9.4）——Razavi 的标志性贡献

• 使用辅助运放提升 Cascode 管的输出阻抗：

$$R_{out}\approx A_{aux}\cdot g_m{r}_o^2$$

• 辅助运放的带宽必须大于主环路单位增益频率，否则引入额外极零点对
• Gain Boosting 的应用场景：在不增加堆叠管子数的情况下突破单级增益限制
• Gray §6.5-6.7 未覆盖此技术

2. 经典设计例题（Razavi §9.3）——行业标准

• Razavi 的两级 Miller 运放手工设计例题被整个行业广泛引用：
  • 给定规格：$C_L$、$SR$、$A_v$、$f_u$ → 求解器件尺寸
  • 包含偏置电流分配、宽长比计算、补偿电容选择、功耗验证
• Gray §6.2-6.4 的设计流程较为理论化，Razavi 的设计例题更具工程实用性

3. Slew Rate 与建立时间详细分析（Razavi §9.9-9.10）

• $SR=I_{TAIL}/C_c$（Miller 补偿运放）
• 正/负摆率不对称分析（Class-A 第二级）
• SR 与带宽的矛盾：增大 $I_{TAIL}$ 同时增大 SR 和功耗
• 高 SR 技术：Class-AB 输入级、电流增强（Gray 仅在 §5.4 讨论输出级 Class AB，不在运放框架下分析）

4. PSRR 的详细分析（Razavi §9.11）

• 低频：$PSR{R}_{+}\approx A_v$，$PSR{R}_{-}\approx A_v\cdot (g_{m6}{r}_{o6})$
• 高频 PSRR 下降分析（Gray 未详细覆盖）

方法论对比：Gray 侧重 BJT/CMOS/BiCMOS 三种工艺的统一框架；Razavi 专注于 CMOS，强调手算设计流程和工程直觉。Razavi 的 Gain Boosting 技术是运放设计中的重要创新。

关联页：Razavi Design of Analog CMOS ICs 深度解析 §9

双向链接

本文链接到

• 有源负载差分放大器 — 第一级核心
• 输出级设计 — 与第二级/缓冲器的衔接
• 频率补偿技术 — Miller 补偿的详细讨论

链接到本文

• 套筒与折叠Cascode运放 — 替代架构
• 运算放大器设计 — 运放设计总览
• CT-ΔΣ积分器实现与OTA架构 — OTA 不同于两级运放
• 反馈放大器稳定性与补偿 — 闭环稳定性
• 全差分运放与共模反馈 — 全差分版本
• Gray 模拟集成电路分析与设计 深度解析 — 来源导航页
• Allen CMOS Analog Circuit Design 深度解析 — §6.3 Design Recipe

---

📗 Eschauzier 补充（§4.3 Miller 补偿最优尺寸与 §4.4 噪声分析）

Eschauzier §4.3 对 Miller 补偿的 最优尺寸设计 和 噪声特性 提供了独特的定量分析。

1. 输出级最优尺寸设计（§4.3.1）

在给定 Miller 电容 $C_m$ 下，输出管尺寸的优化可最大化带宽。

BJT 输出级（$g_m=I_C/V_T$，$C_{be}\propto I_C$ 高电流时）：

• 次极点频率：$p_1^{\prime }=\frac{g_{m1}}{C_L}\cdot \frac{C_m}{C_m+C_{be}}$
• 无局部最大值——带宽随 $I_C$ 单调上升至渐近线 $g_{m1}/(2C_L)$
• 实用折衷：$I_C$ 使 $C_{be}=C_m$，此时 $p_1^{\prime }$ 为渐近极限的一半

CMOS 输出级（固定 $L=L_{min}$，宽度 $W$ 可变）：

• 有明确最优：$C_{gs}(W)=C_m$ 时带宽最大
• $W_{opt}=C_m\cdot L_{min}/(C_{ox}\cdot L_{eff})$
• 最优条件比 BJT 更尖锐——设计时需精确调整

二阶效应：极间电容 $c_{p2}$ 的加载效应（$C_m$ 与 $c_{p2}$ 的容性分压）会降低次极点。当 $c_{p2}\ll C_L$ 时可忽略。

2. Miller 补偿的独特噪声特性（§4.4.2）

等效输入电压噪声与 Miller 电容 $C_m$ 的关系（在固定 GBW 下）：

• BJT：$v_{eq}^2=kT/(\pi C_m)$（与 $g_m$ 无关！）
• CMOS：$v_{eq}^2=2kTc/(\pi C_m)$（c=1.3~2）

物理意义：增大 $C_m$ → GBW 固定需增大 $g_{m,输入}$ → $g_m$ 增大降低电压噪声 → $g_m$ 与 $C_m$ 耦合项抵消 → 最终噪声仅由 $C_m$ 决定。这一关系意味着 Miller 补偿运放的噪声预算可直接由补偿电容设定。

3. 电流模 Miller 补偿的噪声代价（§4.4.2）

电流模 Miller 补偿（Fig. 4-10）中，Miller 电容跨接在输入级而非输出级：

• BJT：输入等效电流噪声 $i_{eq}^2=2q{I}_B+2q{I}_C(c_{p2}^2/C_m^2)$ —— 比普通 BJT 输入级恶化 $c_{p2}^2/C_m^2$ 倍
• CMOS：输入等效电流噪声从零变为 $2kT\gamma g_{m1}(c_{p2}^2/C_m^2)$ —— MOS 无栅流优势消失

设计启示：电压模 Miller 补偿的噪声性能优于电流模。对低噪声运放，应优先选择电压模结构。

4. 并联补偿 vs. Miller 补偿的带宽-功耗比

复习 §4.4.1 的关键结论——在相同功耗下：

补偿类型	BJT 归一化带宽	CMOS 归一化带宽
并联补偿	1.0（基准）	1.0（基准）
Miller 补偿	×0.25	×0.25
电流模 Miller	×0.5	×0.5

Miller 补偿的带宽-功耗比仅为并联补偿的 1/4，但其鲁棒性和通用性远超。在批量生产中，工艺变化的可预测性往往比极限带宽更重要。

关联页：Eschauzier 频率补偿技术 深度解析 §4

📘 Allen 3e 补充（§6.3 两级运放系统化设计 Recipe）

Allen 的标志性贡献是将两级 Miller 运放设计转化为可操作的 5 步 Recipe，从规格出发逐步确定所有器件尺寸。

Allen 设计 Recipe（§6.3）：

步骤	输入规格	计算公式	设计输出
1	SR（压摆率）, C_c（补偿电容）	$I_{TAIL}=SR\cdot C_c$	$I_{TAIL}$（尾电流）
2	$f_u$（单位增益带宽）, C_c	$g_{m1}=2\pi f_u{C}_c$	$g_{m1}$（输入级跨导）
3	$g_{m1}$, $I_{D1}$	$(W/L{)}_1=g_{m1}^2/(K^{\prime }\cdot I_{D1})$	输入对管尺寸
4	ICMR（输入共模范围）	$V_{IC(max)}$, $V_{IC(min)}$ 约束	负载管 $(W/L{)}_3$
5	$A_v$（开环增益）	$A_v=A_{v1}\cdot A_{v2}$	第二级 $(W/L{)}_6$

Allen 独特设计考虑：

• C_c 选择：$C_c>0.2C_L$ 保证 ${\varphi }_m\ge 45^{\circ }$，$C_c\approx 0.3C_L$ 更安全
• $g_{m2}\gg g_{m1}$：第二级跨导远大于第一级，确保第二极点在 ${\omega }_u$ 之外
• 摆率优化：Allen 指出 $SR=I_{TAIL}/C_c$，摆率对称性依赖于尾电流源匹配
• 调零电阻：$R_z=1/g_{m2}$ 消除 RHP 零点（§6.2）

与 Gray/Razavi 的方法对比：

• Gray（§6.2-6.4）：更侧重分析已有的电路结构，描述极点分裂现象
• Razavi（§9.2-§9.3）：通过设计示例展示步骤，但未形式化为 Recipe
• Allen：唯一将设计流程标准化的教材，适合初学者系统学习

设计示例（§6.3.2）：完整的 5 步流程，从 $A_v=5000$, $f_u=2MHz$, $C_L=10pF$, $SR=10V/\mu s$ 规格开始，逐步计算出每个晶体管的 W/L，最后验证 $P_{diss}$ 和摆幅约束。

---

📘 Baker 3e 补充（Ch.24 + Ch.26 两级运放系统化 10 步设计法与 SPICE 验证）

Baker 对两级运放设计的独特贡献在于10 步系统化设计法和完整的 SPICE 仿真验证实例，这是 Gray/Razavi/Allen 均缺乏的工程实践内容。

1. 10 步设计法（Ch.24.1.1-24.1.2）—— Baker 的标志性方法论

与 Allen 的 5 步 Recipe 相比，Baker 的 10 步设计法更细化，覆盖从规格到器件尺寸的完整链路：

步骤	Baker 10 步法	Allen 5 步法
1	确定 $C_c$（Miller 补偿电容）	同：$C_c>0.22C_L$
2	计算尾电流 $I_{TAIL}=SR\cdot C_c$	同
3	计算输入对跨导 $g_{m1}=2\pi f_u{C}_c$	同
4	计算 $(W/L{)}_1$	同
5	设计输入共模范围 ICMR	同
6	确定第一级增益 $A_{v1}$ 和负载管 $(W/L{)}_{3,4}$	—
7	设计第二级 $(W/L{)}_6$ 和 $I_{D6}$	合并
8	设计偏置网络和电流镜	—
9	验证功耗和摆幅	—
10	SPICE 仿真验证	—

关键区别：Baker 的步骤 6-8 将增益分配、偏置网络设计显式列出，步骤 10 强调 SPICE 闭环验证。Allen 的 Recipe 更紧凑但缺少偏置网络的系统设计。

2. Miller 补偿的 SPICE 验证实例（Ch.24）—— Baker 的独特工程价值

Baker 给出了完整的 SPICE 网表和仿真结果来验证 Miller 补偿的极点分裂效应：

• 极点分裂的 AC 仿真：$C_c$ 从 0 到 3pF 的增益/相位曲线变化，直观显示主极点向原点移动、次极点向高频移动的过程
• 调零电阻 $R_z$ 的三极管区实现：使用工作在深三极管区的 MOS 管作为 $R_z$，栅压控制电阻值，$R_z=1/g_{m6}$ 消除 RHP 零点
• 闭环阶跃响应验证：不同相位裕度（45°/60°/90°）下的过冲和建立时间差异

3. 增益增强（Gain Boosting）的工程细节（Ch.24）

Baker 对 Gain Boosting 的覆盖与 Razavi §9.4 互补：

• 辅助运放的带宽约束：$f_{un,aux}>f_{un,main}$，否则引入极-零点对导致建立时间恶化
• 辅助运放的实现：简单差分对或 Cascode OTA 均可
• SPICE 验证：对比有/无增益增强的频率响应，显示 DC 增益提升 $A_{aux}$ 倍而单位增益频率不变

4. 功耗-速度偏置设计（Ch.26）

Baker Ch.26 从”给定 specs → 手算器件尺寸 → 仿真 → 版图”的完整设计流程出发，强调：

• 设计起始点：使用 $g_m$ 和 $f_T$ 图确定偏置条件（弱反型 vs 强反型）
• 版图示例：两级运放的完整版图（输入对匹配、电流镜叉指、Miller 电容布线）
• 三极管区电阻补偿：PVT 变化下 $R_z$ 跟踪 $g_{m6}$ 的补偿技术

Baker 的运放设计 vs 其他教材：Gray §6.2-6.4 提供两级运放的理论分析框架；Razavi §9.2-9.3 以设计例题培养直觉；Allen §6.3 将设计流程标准化为 Recipe；Baker 最突出的贡献是 10 步设计法的细化和 SPICE 仿真验证的全面性，适合从理论到实现的工程实践。

关联页：Baker CMOS 电路设计版图与仿真 深度解析 §24, §26

---

📗 Sansen 补充（Ch.5-6 两级 Miller OTA——$g_m/I_D$ 驱动的设计公式与 FOM）

Sansen 对两级 Miller OTA 的设计有独特的**$g_m/I_D$ 驱动视角**，与 Gray §6.2-6.4 的理论分析和 Allen 的 Recipe 方法形成互补。

1. 两级 Miller OTA 的 Sansen 设计公式

参数	Sansen 公式	设计含义
补偿电容	$C_c>1\text{pF}$	避免寄生干扰
第一级跨导	$g_{m1}=2\pi GBW\cdot C_c$	GBW 由 $g_m/C_c$ 决定
第二级跨导	$g_{m2}\approx 4g_{m1}{C}_c/C_L$	确保 $f_{nd}=3GBW$
转换速率	$SR=I_{B5}/C_c$	受尾电流和补偿电容限制
调零电阻	$R_c=1/g_{m2}$	消除 RHP 零点

2. GBW 与 $g_m/I_D$ 的统一视角

Sansen 强调 $GBW=g_m/(2\pi C_c)$ 是贯穿所有运放类型的统一公式。对于两级 Miller OTA，$C_c$ 取代 $C_L$ 成为决定 GBW 的关键电容。

$$FOM=\frac{GBW\cdot C_L}{I_B}$$

典型值：两级 Miller OTA 的 FOM 低于单级 OTA，因为 Miller 补偿的功耗代价。

3. $f_{nd}$ 非主导极点的约束

Sansen 强调非主导极点 $f_{nd}$ 的位置决定了相位裕度：

• $f_{nd}=3GBW$ → PM ≈ 60°
• $f_{nd}=2GBW$ → PM ≈ 45°
• $f_{nd}>5GBW$ → PM ≈ 75°

4. 单级 vs 两级 vs 三级的系统对比

架构	增益	GBW	功耗（相对）	适用场景
单级 OTA	20-40dB	$g_m/(2\pi C_L)$	1×	高速、简单缓冲
两级 Miller	60-100dB	$g_m/(2\pi C_c)$	5×	高增益、中等速度
三级 NMC	80-120dB	$g_m/(2\pi C_c)$	9×	极高增益、低速

Sansen vs Gray/Allen/Baker：Gray §6.2-6.4 提供严格的理论分析（极点分裂推导、$C_c$ 选择）；Allen §6.3 提供标准化的 Recipe 流程；Baker §24、§26 提供 SPICE 验证和偏置设计。Sansen 的**$f_{nd}$ 定量约束和$g_m/I_D$ 驱动的 FOM 分析**提供了独特的设计方便性。

关联页：Sansen 模拟集成电路设计精粹 深度解析 §5, §6