ESD电源钳位网络
📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.11-12，合并介绍 CMOS 和双极 ESD 电源钳位网络——CMOS 电源钳位（RC 触发/栅耦合/正向偏置触发/IEC 响应）、Master/Slave 系统、串联堆叠 RC 触发钳位、三阱串联二极管钳位、双极电源钳位（齐纳触发/BV_CEO 触发/正向偏置/混合电压/电容触发）、Johnson Limit 关系、SiGe HBT 钳位。
前后关系
前置知识：
- ESD芯片设计综合与架构 — 芯片级设计
- BiCMOS ESD电路设计 — 双极 ESD 电路
1. CMOS 电源钳位
1.1 RC 触发钳位
原理：利用 RC 延迟检测 VDD 的快速上升（ESD 事件）：
VDD ──── R ──── Gate
│
C
│
VSS ──────────┘
- 正常上电（慢）：电容充电 → 栅极为低 → MOSFET 截止
- ESD 事件（快）：电容来不及充电 → 栅极为高 → MOSFET 导通钳位
- 时间常数设计： 且
1.2 栅耦合钳位
- 电容直接耦合 VDD 变化到 NMOS 栅极
- 响应速度更快
- 对电源噪声更敏感
1.3 正向偏置触发
- 利用二极管正向偏置检测 ESD 事件
- 钳位电压：
- 适用于低电压设计
1.4 IEC 响应
- 针对 IEC 61000-4-2 系统级 ESD 优化
- 更高的能量承受能力
- 更大的钳位器件
1.5 预充电/后充电不敏感
- 设计对电源预充电和后充电效应不敏感
- 避免误触发
- 提高可靠性
2. Master/Slave 系统
2.1 概念
- Master 钳位检测 ESD 事件并触发
- Slave 钳位跟随 Master 动作
- 实现多个钳位的协调工作
2.2 设计优势
- 避免多个钳位同时导通导致的电源短路
- 确保 ESD 电流通过设计路径分流
- 适用于多电源域设计
3. 串联堆叠 RC 触发钳位
3.1 原理
多个 RC 触发钳位串联堆叠：
- 提高钳位电压承受能力
- 适用于高压电源域
- 各级 RC 时间常数不同 → 顺序触发
3.2 三阱串联二极管钳位
- 利用三阱结构实现二极管串联
- 提高钳位电压
- 改善温度特性
4. 频率设计窗口
4.1 RC 触发钳位的频率响应
钳位触发需要满足频率窗口：
- ：正常上电频率（~kHz）
- ：钳位触发频率
- ：ESD 事件频率（~MHz-GHz）
5. 双极电源钳位
5.1 齐纳触发钳位
- 利用齐纳二极管检测 ESD 电压
- 齐纳电压精确可控
- 触发后 BJT 导通分流
5.2 BV_CEO 触发钳位
- 利用 BJT 的 击穿触发
- 无需额外触发元件
- 钳位电压 =
5.3 正向偏置钳位
- 利用 B-E 结正向偏置触发
- 低钳位电压（~0.7V × n）
- 适用于低压设计
5.4 混合电压钳位
- 结合多种触发机制
- 提高触发可靠性
- 适应不同 ESD 模型
5.5 电容触发钳位
- 利用电容耦合检测 dV/dt
- 类似 CMOS RC 触发
- 适用于双极工艺
6. Johnson Limit
6.1 定义
Johnson Limit 描述双极器件的 ESD 电流密度极限：
- 对于 Si 双极器件：
- 提供 ESD 器件尺寸设计的经验公式
7. SiGe HBT 钳位
7.1 优势
- SiGe HBT 的 高 → 快速响应
- Ge 含量可调 → 优化击穿电压
- 与 BiCMOS 工艺兼容
7.2 设计考虑
- 击穿电压随 增加而降低
- 需要权衡响应速度和钳位电压
- 温度特性与 Si BJT 不同
参考文献
- S. H. Voldman, ESD: Circuits and Devices, 2nd ed., Wiley, 2015, Ch.11-12.
相关页面
- ESD芯片设计综合与架构 — 芯片级设计
- BiCMOS ESD电路设计 — 双极 ESD 电路
- SCR ESD电源钳位 — SCR 电源钳位
- ESD Circuits and Devices 深度解析 — 来源页